專利名稱：相變化存儲(chǔ)器裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種相變化存儲(chǔ)器裝置，尤其涉及一種高存儲(chǔ)器密度的相 變化存儲(chǔ)器裝置。
背景技術(shù)：
相變化存儲(chǔ)器(phase change memory, PCM)為64MB以下時(shí)代獨(dú)立 (stand-alone)非易失性存儲(chǔ)器的重要候選元件，其利用加熱電極改變相變化 存儲(chǔ)材料的結(jié)晶狀態(tài)(結(jié)晶態(tài)(crystalline)或非晶態(tài)(amorphous))以達(dá)到儲(chǔ)存 數(shù)據(jù)的目的。相變化存儲(chǔ)器的元件結(jié)構(gòu)如何能夠產(chǎn)生最佳的元件電熱特性 將是決定相變化存儲(chǔ)器能否取代快閃存儲(chǔ)器(flash memory)成為主流的重要 研發(fā)方向。然而如何能夠利用相同的存儲(chǔ)器半導(dǎo)體制造技術(shù)產(chǎn)生存儲(chǔ)器密 度更高的非易失性存儲(chǔ)器是重要的發(fā)展方向。
如圖la所示，美國INTEL公司的專利(US 6,501,11 l)以杯型加熱電極 (Cup-Shaped Bottom Electrode)206為主體所達(dá)成的三維相變化存儲(chǔ)器裝置 (three-dimensional PCM, 3D-PCM)212。已將相變化材料207與下電極的接 觸面積縮小成杯型加熱電極206的寬度與相變化材料207的接觸面積，以 提升存儲(chǔ)器密度。然而，上述的立體相變化存儲(chǔ)器架構(gòu)，在單位存儲(chǔ)器面 積微小化時(shí)會(huì)遇到瓶頸，較不適合微距解析度小于0.1 jam以下的半導(dǎo)體光 刻工藝。如圖lb所示，意大利STM/>3的專利(EP 1339111),利用相變化 材料鍍膜填入納米尺寸接觸孔57或STM公司所稱的微型溝槽 (minitrench)58內(nèi)，縮小相變化材料與杯型加熱電極22的接觸面積58,以 達(dá)到提升存儲(chǔ)器密度的需求。然而會(huì)有孔洞尺寸太小時(shí)填不滿最底部或出 現(xiàn)兩邊側(cè)壁薄膜頂端接合時(shí)出現(xiàn)填不滿的縫隙(Seam)的問題。
因此有需要一種相變化存儲(chǔ)器裝置，以符合提升存儲(chǔ)器密度的需求。
發(fā)明內(nèi)容
本發(fā)明提供一種相變化存儲(chǔ)器裝置，包括 一基板；多個(gè)彼此隔離的底電極，位于上述基板上； 一絕緣層，橫跨于上述相鄰的任兩個(gè)底電極的 部分表面上； 一對(duì)相變化材料間隙壁，位于上述絕緣層的一對(duì)側(cè)壁上，其 中上述一對(duì)相變化材料間隙壁是分別位于上述相鄰的任兩個(gè)底電極上；一 頂電極，位于上述絕緣層上，且覆蓋上述一對(duì)相變化材料間隙壁。
本發(fā)明另提供一種相變化存儲(chǔ)器裝置的制造方法，包括提供一基板， 其上具有多個(gè)底電極，分別由一第一絕緣層隔離；于上述第一絕緣層上形 成一相變化材料結(jié)構(gòu)，且橫跨于上述相鄰的任兩個(gè)底電極的部分表面上， 其中上述相變化材料結(jié)構(gòu)包括一對(duì)相變化材料間隙壁，上述一對(duì)相變化材 料間隙壁是各自電性連接上述相鄰的任兩個(gè)底電極；于上述相變化材料結(jié) 構(gòu)上形成一頂電極，且電性連接上述一對(duì)相變化材料間隙壁。
圖la、 lb為已知的相變化存儲(chǔ)器裝置；
圖2a、 3a、 4a、 5a、 6a、 7a、 8a和9a為本發(fā)明優(yōu)選實(shí)施例的相變化存 儲(chǔ)器裝置的工藝上視圖2b、 3b、 4b、 5b、 6b、 7b和9b分別為沿圖2a、 3a、 4a、 5a、 6a、 7a和9a的A-A'切線的工藝剖面圖8b為沿圖8a的B-B，切線的工藝剖面圖。
主要元件符號(hào)說明
206 杯型加熱電極；
207 相變化材料；
212 三維相變化存儲(chǔ)器裝置；
22 杯型加熱電極；
57 接觸孔；
58 微型溝槽；
500~基板；
502 第一絕緣層；
504 開口 ；
506 底電極；
507 側(cè)壁；
508 第一方向；510 第二方向；
512、 512a、 512b 第二絕緣層；
514、 514a、 514b 相變化材料間隙壁;
516、 516a 第三絕緣層;
518 相變化材料結(jié)構(gòu)；
519 光致抗蝕劑層；
520 第四絕緣層；
522 頂電極；
530、 540 接觸面積；
550 相變化存儲(chǔ)器裝置。
具體實(shí)施例方式
以下利用工藝剖面圖，以更詳細(xì)地說明本發(fā)明優(yōu)選實(shí)施例的相變化存 儲(chǔ)器裝置及其制造方法。圖2a、 3a、 4a、 5a、 6a、 7a、 8a和9a為本發(fā)明優(yōu) 選實(shí)施例的相變化存儲(chǔ)器裝置的工藝上視圖。圖2b、 3b、 4b、 5b、 6b、 7b 和9b分別為沿圖2a、 3a、 4a、 5a、 6a、 7a和9a的A-A，切線的工藝剖面 圖。圖8b為沿圖8a的B-B，切線的工藝剖面圖。在本發(fā)明各實(shí)施例中，相 同的符號(hào)表示相同或類似的元件。
請(qǐng)參考圖2a，其顯示本發(fā)明優(yōu)選實(shí)施例的相變化存儲(chǔ)器裝置的工藝上 視圖；請(qǐng)參考圖2b,其顯示本發(fā)明優(yōu)選實(shí)施例的相變化存儲(chǔ)器裝置的工藝 剖面圖。首先，提供一基板500，基板500為硅基板。在其他實(shí)施例中，可 利用鍺化硅(SiGe)、塊狀半導(dǎo)體(bulk semiconductor),應(yīng)變半導(dǎo)體(strained semiconductor)、 化合物半導(dǎo)體(compound semiconductor)、纟色緣層上覆娃 (silicon on insulator, SOI),或其他常用的半導(dǎo)體基板。基板500也可為包括 具有晶體管(transistor) 、 二極管(diode)、雙極結(jié)晶體管(bipolar junction transistor, BJT)、 電阻(resistor)、 電容(capacitor)、 電感(inductor)等電子元j牛 的基板。
接著，于基板500上形成第 一絕緣層502?？衫没瘜W(xué)氣相沉積(chemical vapor deposition, CVD)等薄膜沉積方式形成第一絕緣層502,其可包括氧化 硅(Si02)、氮化硅(Si3N4)或其組合。然后，利用圖案化光致抗蝕劑(圖未顯示) 覆蓋第一絕緣層502上，定義出開口 504的形成位置，再進(jìn)行一各向異性蝕刻步驟，移除未被光致抗蝕劑覆蓋的第一絕緣層502，直到暴露出基板 500，然后移除圖案化光致抗蝕劑，以形成開口 504。 4^著，全面性形成一 導(dǎo)電層(圖未顯示)，并填入開口 504中?？衫美缥锢須庀喑练e法(physical vapor deposition, PVD)、賊鍍法(sputtering)、低壓化學(xué)氣相沉積法(low pressure CVD， LPCVD)和原子層化學(xué)氣相沉積法(atomic layer CVD, ALD)或 無電鍍膜法(electrolessplating)等方式形成上述導(dǎo)電層。然后，進(jìn)行例如為化 學(xué)機(jī)械拋光(chemical mechanical polishing, CMP)的平坦化工藝，移除過量的 導(dǎo)電層，以形成多個(gè)底電極506，分別由第一絕緣層502隔離。如圖2a所 示，在本發(fā)明優(yōu)選實(shí)施例中，底電極506的上視圖可為四方形。底電極506 可包括金屬、合金、金屬化合物、半導(dǎo)體材料或其組合。底電極506也可 包括基礎(chǔ)金屬及其合金(例如鋁或銅)、耐火金屬及其合金(例如鈷、鉭、鎳、 鈦、鴒、鴒化鈦)、過渡金屬氮化物、耐火金屬氮化物(例如氮化鈷、氮化鉭、 氮化鎳、氮化鈦、氮化鴒)、金屬氮硅化物(例如氮硅化鈷、氮硅化鉭、氮硅 化鎳、氮硅化鈦、氮硅化鎢)、金屬硅化物(例如硅化鈷、硅化鉭、硅化鎳、 硅化鈦、硅化鴒)、多晶或非晶半導(dǎo)體材料、導(dǎo)電氧化物材料(例如釔鋇銅氧 化物(YBCO)、氧化亞銅(0120)、銦錫氧化物(ITO))或其組合。請(qǐng)參考圖3a和3b，于第一絕緣層502上沿第一方向508形成第二絕緣 層512。可全面性形成例如為氧化硅(Si02)或氮化硅(Si3N4)的絕緣層于第一 絕緣層502和底電極506上。接著，利用圖案化光致抗蝕劑(圖未顯示)覆蓋 絕緣層上，定義出第二絕緣層512的形成位置，再進(jìn)行一各向異性蝕刻步 驟，移除未被光致抗蝕劑覆蓋的絕緣層。然后，移除圖案化光致抗蝕劑， 以形成條狀的第二絕緣層512。在本發(fā)明優(yōu)選實(shí)施例中，第二絕緣層512的 兩側(cè)壁是分別橫跨于任兩個(gè)相鄰的底電極506的部分表面上。請(qǐng)參考圖4a和4b，于該第二絕緣層的一對(duì)側(cè)壁507上形成一對(duì)相變化 材料間隙壁514。在本發(fā)明優(yōu)選實(shí)施例中，可順應(yīng)性形成一相變化材料層 (phase change film, PC film),并覆蓋第一絕緣層502、底電極506和該第二 絕緣層512?？衫美缥锢須庀喑练e法(physical vapor deposition, PVD)、 熱蒸鍍法(thermal evaporation)、脈沖激光蒸鍍(pulsed laser deposition)或有才幾 金屬化學(xué)氣相沉積法(metal organic chemical vapor deposition, MOCVD)等方 式形成上述相變化材料層。然后，進(jìn)行一各向異性蝕刻步驟，移除位于第 一絕緣層502、底電極506及第二絕緣層512頂面的部分相變化材料層，以于第二絕緣層512的側(cè)壁507上形成相變化材料間隙壁514。相變化材料間 隙壁514可包括二元、三元或四元硫?qū)倩衔?chalcogenide)，例如銻化鎵 (GaSb)、碲化鍺(GeTe)、鍺-銻-碲合金(Ge-Sb-Te, GST)、銀-銦-銻-碲合金 (Ag-In-Sb-Te)或其組合。
請(qǐng)參考圖5a和5b，其顯示第三絕緣層516的形成方式。在本發(fā)明優(yōu)選 實(shí)施例中，可全面性形成第三絕緣層516,并覆蓋于第二絕緣層512和相變 化材料間隙壁514。接著，進(jìn)行一例如為化學(xué)機(jī)械拋光(CMP)的平坦化工藝， 移除部分第三絕緣層516直到露出相變化材料間隙壁514 ，以形成第二絕緣 層512a、相變化材料間隙壁514a。第三絕緣層516可包括氧化硅(Si02)、氮 化硅(Si3N4)或其組合。
請(qǐng)參考圖6a和6b,其顯示圖案化光致抗蝕劑層519的形成方式?？扇?面性覆蓋一光致抗蝕劑層，接著，利用光刻工藝，沿第二方向510形成圖 案化光致抗蝕劑層519，并覆蓋部分第二絕緣層512a、第三絕緣層516及相 變化材料間隙壁514a。
請(qǐng)參考圖7a和7b，其顯示本發(fā)明優(yōu)選實(shí)施例的相變化材料結(jié)構(gòu)518的 形成方式?？衫酶飨虍愋晕g刻方式，移除未被圖案化光致抗蝕劑層519 覆蓋的部分第二絕緣層512a、第三絕緣層516及相變化材料間隙壁514a。 最后，移除圖案化光致抗蝕劑層519,以形成第三絕緣層516a和多個(gè)不相 連的相變化材料結(jié)構(gòu)518,其中相變化材料結(jié)構(gòu)518是包括第二絕緣層512b 和相變化材料間隙壁514b。如圖7a和7b所示，相變化材料結(jié)構(gòu)518的第 二絕緣層512b是橫跨于相鄰的任兩個(gè)底電極506的部分表面上，且相變化 材料結(jié)構(gòu)518的每個(gè)相變化材料間隙壁514b是分別位于相鄰的任兩個(gè)底電 極506上，其中相變化材料間隙壁514b與底電極506的接觸面積530小于 底電極506的面積，且相變化材料間隙壁514b與底電極506的接觸面積530 可由相變化材料間隙壁514b的薄膜厚度及圖案化光致抗蝕劑層519的寬度 控制，相比于已知技術(shù)利用光刻工藝形成的加熱電極而言，可達(dá)成接觸面 積最小化，控制更為精確的效果。
請(qǐng)參考圖8a和8b，其顯示第四絕緣層520的形成方式。在本發(fā)明優(yōu)選 實(shí)施例中，可全面性形成第四絕緣層520,并覆蓋于相變化材料結(jié)構(gòu)518。 接著，進(jìn)行一例如為化學(xué)機(jī)械拋光(CMP)的平坦化工藝，移除部分第四絕緣 層520直到露出相變化材料結(jié)構(gòu)518。第四絕緣層520可包括氧化硅(SiO。、氮化硅(Si3N4)或其組合。在本發(fā)明優(yōu)選實(shí)施例中，第一絕緣層502、第二絕 緣層512b、第三絕緣層516a和第四絕緣層520可包括相同的材料。如圖8a 和8b所示，相變化材料結(jié)構(gòu)518彼此隔離。如果沿第一方向508看去，每 個(gè)相變化材料結(jié)構(gòu)518是被第四絕緣層520隔離；如果沿第二方向510看 去，每個(gè)相變化材料間隙壁514b是被第二絕緣層512b或第三絕緣層516a 隔離。因此，當(dāng)其中一個(gè)相變化材料結(jié)構(gòu)518的相變化材料間隙壁514b改 變狀態(tài)時(shí)，不會(huì)影響另一個(gè)相鄰的相變化材料間隙壁514b，而造成儲(chǔ)存數(shù) 據(jù)的誤判。請(qǐng)參考圖9a和9b，于相變化材料結(jié)構(gòu)518上形成頂電極522,且電性 連才妄相變化材料間隙壁514b。可利用例如物理氣相沉積法(physical vapor deposition, PVD)、濺鍍法(sputtering)、低壓化學(xué)氣相沉積法(low pressure CVD: LPCVD)和原子層化學(xué)氣相沉積法(atomic layer CVD， ALD)或無電鍍膜法 (electrolessplating)等方式全面性形成一導(dǎo)電層。接著，利用圖案化光致抗蝕 劑(圖未顯示)覆蓋導(dǎo)電層上，定義出頂電極522的形成位置，再進(jìn)行一各向 異性蝕刻步驟，移除未被光致抗蝕劑覆蓋的導(dǎo)電層。然后，移除圖案化光 致抗蝕劑，以形成頂電極522。相變化材料間隙壁514b與頂電極522的接 觸面積540小于頂電極522的面積，且相變化材料間隙壁514b與頂電極522 的接觸面積540可由相變化材料間隙壁514b的薄膜厚度及圖案化光致抗蝕 劑層519的寬度控制，相比于已知技術(shù)利用光刻工藝形成的加熱電極而言， 可達(dá)成接觸面積最小化，控制更為精確的效果。頂電極522可包括金屬、 合金、金屬化合物、半導(dǎo)體材料、相變化材料或其組合。頂電極522也可 包括基礎(chǔ)金屬及其合金(例如鋁或銅)、耐火金屬及其合金(例如鈷、鉭、鎳、 鈦、鴒、鴒化鈦)、過渡金屬氮化物、耐火金屬氮化物(例如氮化鈷、氮化鉭、 氮化鎳、氮化鈦、氮化鎢)、金屬氮硅化物(例如氮硅化鈷、氮硅化鉭、氮硅 化鎳、氮硅化鈦、氮硅化鴒)、金屬硅化物(例如硅化鈷、硅化鉭、硅化鎳、 硅化鈦、硅化鴒)、多晶或非晶半導(dǎo)體材料、導(dǎo)電氧化物材料(例如釔鋇銅氧 化物(YBCO)、氧化亞銅(0120)、銦錫氧化物(ITO))或其組合。經(jīng)過上述工藝 后，形成本發(fā)明優(yōu)選實(shí)施例的相變化存儲(chǔ)器裝置550。在本發(fā)明優(yōu)選實(shí)施例中，每一個(gè)頂電極522是電性連接兩個(gè)相變化材 料間隙壁514b,而每一個(gè)相變化材料間隙壁514b是各自電性連接至相鄰的 任兩個(gè)底電極506上，其中每一個(gè)底電極506與頂電極522形成一個(gè)相變化存儲(chǔ)器位(bit)，所以每一個(gè)相變化存儲(chǔ)器裝置550具有兩個(gè)位(bit)。本發(fā)明優(yōu)選實(shí)施例的相變化存儲(chǔ)器裝置550的主要元件包括一基板 500;多個(gè)彼此隔離的底電極506，位于上述基板500上。 一相變化材料結(jié) 構(gòu)518，橫跨于上述相鄰的任兩個(gè)底電極506的部分表面上，其中上述相變 化材料結(jié)構(gòu)518包括一第二絕緣層512b,橫跨于上述相鄰的任兩個(gè)底電極 506的部分表面上； 一對(duì)相變化材料間隙壁514b,位于上述第二絕緣層512b 的一對(duì)側(cè)壁507上，其中上述一對(duì)相變化材料間隙壁514b是分別位于上述 相鄰的任兩個(gè)底電極506上。 一頂電極522,位于上述相變化材料結(jié)構(gòu)518 上，且覆蓋上述一對(duì)相變化材料間隙壁514b。本發(fā)明優(yōu)選實(shí)施例的相變化存儲(chǔ)器裝置，具有以下優(yōu)點(diǎn)(1)相變化材 料間隙壁與加熱電極的接觸面積可由相變化材料間隙壁的薄膜厚度及定義 相變化材料結(jié)構(gòu)的圖案化光致抗蝕劑層的寬度控制，相比于已知技術(shù)利用 光刻工藝形成的加熱電極而言，可達(dá)成接觸面積最小化，控制更為精確的 效果，且可大為降低存儲(chǔ)器的面積，達(dá)到高存儲(chǔ)器密度的要求。(2)相鄰的 相變化材料結(jié)構(gòu)是被絕緣層隔離，而不會(huì)互相影響而造成儲(chǔ)存數(shù)據(jù)的誤判。 (3)相變化材料間隙壁直接與底電極與頂電極接觸，取代已知相變化存儲(chǔ)器 裝置中的加熱電極，以達(dá)成自加熱(self-heating)的效果。(4)相變化存儲(chǔ)器的重置電流Ireset(使相變化材料轉(zhuǎn)變成非晶態(tài)(amOiphoUS)所需電流)和寫入電流Iset(使相變化材料轉(zhuǎn)變成結(jié)晶態(tài)(crystalline)所需電流)可由相變化材料間 隙壁的薄膜厚度及定義相變化材料結(jié)構(gòu)的圖案化光致抗蝕劑層的寬度控 制，以適應(yīng)不同的需求。(5)本發(fā)明的相變化存儲(chǔ)器裝置的工藝可與傳統(tǒng)互 才卜式金屬氧4ti4勿半導(dǎo)體晶體管(complementary metal-oxide-silicon transistor, CMOS transistor)工藝相容，不需另外研發(fā)特殊工藝。雖然本發(fā)明已以優(yōu)選實(shí)施例揭露如上，然其并非用以限定本發(fā)明，任 何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍的前提下，可做些許更 動(dòng)與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種相變化存儲(chǔ)器裝置，包括基板；多個(gè)彼此隔離的底電極，位于該基板上；絕緣層，橫跨于該相鄰的任兩個(gè)底電極的部分表面上；一對(duì)相變化材料間隙壁，位于該絕緣層的一對(duì)側(cè)壁上，其中該對(duì)相變化材料間隙壁是分別位于該相鄰的任兩個(gè)底電極上；以及頂電極，位于該絕緣層上，且覆蓋該對(duì)相變化材料間隙壁。
2. 如權(quán)利要求1所述的相變化存儲(chǔ)器裝置，其中該底電極的上視圖為四 方形。
3. 如權(quán)利要求1所述的相變化存儲(chǔ)器裝置，其中該底電極包括金屬、合 金、金屬化合物、半導(dǎo)體材料或其組合。
4. 如權(quán)利要求1所述的相變化存儲(chǔ)器裝置，其中該頂電極包括金屬、合 金、金屬化合物、半導(dǎo)體材料或其組合。
5. 如權(quán)利要求1所述的相變化存儲(chǔ)器裝置，其中該絕緣層包括氧化硅、 氮化硅或其組合。
6. 如權(quán)利要求1所述的相變化存儲(chǔ)器裝置，其中該相變化材料間隙壁與 該底電4及的"l妻觸面積小于該底電纟及的面積。
7. 如權(quán)利要求6所述的相變化存儲(chǔ)器裝置，其中該相變化材料間隙壁與 該頂電4及的4妄觸面積小于該頂電才及的面積。
8. —種相變化存儲(chǔ)器裝置的制造方法，包括下列步驟 提供基板，其上具有多個(gè)底電極，分別由第一絕緣層隔離；于該第 一絕緣層上形成相變化材料結(jié)構(gòu)，且橫跨于該相鄰的任兩個(gè)底 電極的部分表面上，其中該相變化材料結(jié)構(gòu)包括一對(duì)相變化材料間隙壁， 該對(duì)相變化材料間隙壁是各自電性連接該相鄰的任兩個(gè)底電極；以及于該相變化材料結(jié)構(gòu)上形成頂電極，且電性連接該對(duì)相變化材料間隙壁。
9. 如權(quán)利要求8所述的相變化存儲(chǔ)器裝置的制造方法，形成該相變化材 料結(jié)構(gòu)還包括于該第 一絕緣層上沿第 一方向形成第二絕緣層，其中該第二絕緣層的 兩側(cè)壁是分別橫跨于該相鄰的任兩個(gè)底電極的部分表面上；順應(yīng)性形成相變化材料層，并覆蓋該第 一絕緣層和該第二絕緣層；進(jìn)行各向異性蝕刻步驟，移除位于該第一絕緣層及該第二絕緣層頂面 的相變化材料層，以于該第二絕緣層的一對(duì)側(cè)壁上形成該對(duì)相變化材料間隙壁；全面性形成第三絕緣層，并覆蓋于該第二絕緣層和該對(duì)相變化材料間 隙壁；進(jìn)行平坦化工藝，移除部分該第三絕緣層直到露出該對(duì)相變化材料間 隙壁；沿第二方向形成圖案化光致抗蝕劑層，并覆蓋部分該第二絕緣層、該 第三絕緣層及該對(duì)相變化材料間隙壁；移除未被該圖案化光致抗蝕劑層覆蓋的部分該第二絕緣層、該第三絕 緣層及該對(duì)相變化材料間隙壁；以及移除該圖案化光致抗蝕劑層。
10. 如權(quán)利要求8所述的相變化存儲(chǔ)器裝置的制造方法，形成該頂電極 之前還包括全面性形成第四絕緣層，并覆蓋于該相變化材料結(jié)構(gòu)；以及 進(jìn)行平坦化工藝，移除部分第四絕緣層直到露出該相變化材料結(jié)構(gòu)。
11. 如權(quán)利要求8所述的相變化存儲(chǔ)器裝置的制造方法，其中該底電極 的上視圖為四方形。
12. 如權(quán)利要求10所述的相變化存儲(chǔ)器裝置的制造方法，其中該第一絕 緣層、該第二絕緣層、該第三絕緣層和該第四絕緣層包括相同材料。
13. 如權(quán)利要求10所述的相變化存儲(chǔ)器裝置的制造方法，其中該第一絕 緣層、該第二絕緣層、該第三絕緣層和該第四絕緣層包括氧化硅、氮化硅 或其組合。
14. 如權(quán)利要求8所述的相變化存儲(chǔ)器裝置的制造方法，其中該底電極 包括金屬、合金、金屬化合物、半導(dǎo)體材料或其組合。
15. 如權(quán)利要求8所述的相變化存儲(chǔ)器裝置的制造方法，其中該頂電極 包括金屬、合金、金屬化合物、半導(dǎo)體材料或其組合。
16. 如權(quán)利要求8所述的相變化存儲(chǔ)器裝置的制造方法，其中該相變化 材料間隙壁與該底電極的接觸面積小于該底電極的面積。
17. 如權(quán)利要求8所述的相變化存儲(chǔ)器裝置的制造方法，其中該相變化 材4+間隙壁與該頂電才及的4妄觸面積小于該頂電才及的面積。
全文摘要
本發(fā)明提供一種相變化存儲(chǔ)器裝置，包括一基板；多個(gè)彼此隔離的底電極，位于上述基板上；一絕緣層，橫跨于上述相鄰的任兩個(gè)底電極的部分表面上；一對(duì)相變化材料間隙壁，位于上述絕緣層的一對(duì)側(cè)壁上，其中上述一對(duì)相變化材料間隙壁是分別位于上述相鄰的任兩個(gè)底電極上；一頂電極，位于上述絕緣層上，且覆蓋上述一對(duì)相變化材料間隙壁。
文檔編號(hào)H01L27/24GK101330092SQ20071011201
公開日2008年12月24日 申請(qǐng)日期2007年6月19日 優(yōu)先權(quán)日2007年6月19日
發(fā)明者林永發(fā), 王德純 申請(qǐng)人:財(cái)團(tuán)法人工業(yè)技術(shù)研究院;力晶半導(dǎo)體股份有限公司;南亞科技股份有限公司;茂德科技股份有限公司;華邦電子股份有限公司