隔離區(qū)域間隙填充方法
【專利摘要】隔離區(qū)域溝槽填充方法，通過可流動沉積工藝或其他溝槽填充沉積工藝，在半導(dǎo)體器件上方沉積第一介電材料，其中半導(dǎo)體器件包括具有多個第一鰭狀件的第一FinFET和具有多個第二鰭狀件的第二FinFET。方法進一步包括移除第一FinFET和第二FinFET間的第一介電材料，從而形成器件間間隙，在器件間間隙內(nèi)沉積第二介電材料，并且在半導(dǎo)體器件上應(yīng)用退火工藝。
【專利說明】隔離區(qū)域間隙填充方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體上涉及半導(dǎo)體領(lǐng)域，更具體地，涉及隔離區(qū)域間隙填充方法。
【背景技術(shù)】
[0002]由于各種電子器件(例如，晶體管，二極管，電阻器，電容器等)的集成密度的不斷提高，半導(dǎo)體工業(yè)經(jīng)歷了快速的發(fā)展。在很大程度上，通過不斷減少部件的尺寸使更多的部件被集成到給定區(qū)域，這種集成密度得到改進。但是更小的部件尺寸可能導(dǎo)致更多的漏電流。最近，隨著更小的電子器件需求的增長，減少半導(dǎo)體器件的漏電流的需要也隨之增長。
[0003]在互補金屬氧化物半導(dǎo)體(CMOS)場效應(yīng)晶體管(FET)中，有源區(qū)域包括漏極、源極、連接在漏極與源極之間的溝道區(qū)域、以及溝道頂端用于控制溝道區(qū)域?qū)ê徒刂範(fàn)顟B(tài)的柵極。當(dāng)柵極電壓大于閾值電壓時，導(dǎo)電溝道在漏極和源極之間建立。因此，電子或空穴允許通過漏極與源極之間。另一方面，當(dāng)柵極電壓小于臨界閾值電壓時，理想化的，溝道被切斷并且沒有電子或空穴在漏極和源極間流動。但是，當(dāng)半導(dǎo)體器件持續(xù)縮小時，由于短溝道泄漏效應(yīng)，柵極不能完全控制溝道區(qū)域，特別是遠離柵極的溝道區(qū)域部分。結(jié)果，隨著半導(dǎo)體器件被縮小到小于30納米的尺寸后，傳統(tǒng)平面晶體管的相應(yīng)對應(yīng)的短柵極長度會導(dǎo)致柵極無效實質(zhì)的不能有效的截止溝道區(qū)域。
[0004]隨著半導(dǎo)體技術(shù)的發(fā)展，鰭式場效應(yīng)晶體管(FinFET)出現(xiàn)作為在半導(dǎo)體器件中進一步減小漏電流的有效替代方式。在FinFET中，有源區(qū)域包括漏極、溝道區(qū)域和從其上設(shè)置有FinFET的半導(dǎo)體襯底的表面突出的源極。FinFET的有源區(qū)域像魚鰭，其從截面觀察是矩形的。另外，F(xiàn)inFET的柵極結(jié)構(gòu)從三個邊包裹有源區(qū)域，像倒置的U型。因此，溝道的柵極結(jié)構(gòu)控制變得更強。傳統(tǒng)平面晶體管的短溝道泄漏效應(yīng)得以減小。如此，當(dāng)FinFET截止時，柵極結(jié)構(gòu)可以更好地控制溝道，從而減小漏電流。
[0005]形成FinFET的鰭的步驟可以包括在襯底上開槽以形成凹槽，使用介電材料填充凹槽，進行化學(xué)機械拋光工藝以移除鰭結(jié)構(gòu)上介電材料的多余部分，并且在介電材料的頂層上開槽，以便凹槽中介電材料的剩余部分形成淺溝槽隔離(STI)區(qū)域。
【發(fā)明內(nèi)容】
[0006]為解決上述問題，本發(fā)明提供了一種方法，包括:通過可流動沉積工藝在半導(dǎo)體器件上方沉積第一介電材料，其中，所述半導(dǎo)體器件包括:第一 FinFET，包括多個第一鰭狀件；和第二 FinFET，包括多個第二鰭狀件；移除所述第一 FinFET和所述第二 FinFET之間的所述第一介電材料，以形成器件間間隙；將第二介電材料沉積到所述器件間間隙內(nèi)；以及對所述半導(dǎo)體器件應(yīng)用退火工藝。
[0007]該方法進一步包括:在所述半導(dǎo)體器件上方沉積光刻膠層；將所述光刻膠層圖案化；以及蝕刻所述第一介電材料的露出部分，以形成所述器件間間隙。
[0008]該方法進一步包括:在對所述半導(dǎo)體器件應(yīng)用所述退火工藝的步驟之后，對所述半導(dǎo)體器件執(zhí)行化學(xué)機械拋光工藝，直到露出所述第一鰭狀件和所述第二鰭狀件的頂面。[0009]其中:所述可流動沉積工藝是可流動化學(xué)汽相沉積工藝。
[0010]該方法進一步包括:通過旋涂工藝將所述第二介電材料沉積到所述器件間間隙內(nèi)。
[0011]該方法進一步包括:在將所述第二介電材料沉積到所述器件間間隙內(nèi)的步驟之后，對所述半導(dǎo)體器件應(yīng)用濕式氧化工藝。
[0012]此外，還提供了一種器件，包括:第一 FinFET，包括:多個第一鰭狀件，其中，從最左端鰭狀件的頂部到最右端鰭狀件的頂部測得的第一距離近似等于從所述最左端鰭狀件的底部到所述最右端鰭狀件的底部測得的第二距離；以及多個第一器件內(nèi)隔離區(qū)域，每個第一器件內(nèi)隔離區(qū)域都位于兩個相鄰的第一鰭狀件之間。
[0013]其中:所述第一距離與所述第二距離的比率在大約98%至大約102%的范圍內(nèi)。
[0014]其中:所述第一距離是從所述最左端鰭狀件的頂部的中線到所述最右端鰭狀件的頂部的中線測得的；以及所述第二距離是從所述最左端鰭狀件的底部的中線到所述最右端鰭狀件的底部的中線測得的。
[0015]其中:所述第一器件內(nèi)隔離區(qū)域由氧化物形成。
[0016]該器件進一步包括:第二 FinFET，通過器件間隔離區(qū)域與所述第一 FinFET分隔開，其中，所述第二 FinFET包括:多個第二鰭狀件；以及多個第二器件內(nèi)隔離區(qū)域，每個第二器件內(nèi)隔離區(qū)域都位于兩個相鄰的第二鰭狀件之間。
[0017]其中:從最左端鰭狀件的頂部到最右端鰭狀件的頂部測得的第三距離近似等于從最左端鰭狀件的底部到最右端鰭狀件的底部測得的第四距離。
[0018]其中:所述器件間隔離區(qū)域由氧化物形成。
[0019]此外，還提供了一種方法，包括:在襯底上方形成多個第一鰭狀件和多個第二鰭狀件，其中:兩個相鄰的第一鰭狀件通過第一器件內(nèi)間隙分隔開；兩個相鄰的第二鰭狀件通過第二器件內(nèi)間隙分隔開；并且所述第一鰭狀件和所述第二鰭狀件通過器件間間隙分隔開；將液態(tài)膜沉積在所述第一器件內(nèi)間隙、所述第二器件內(nèi)間隙和所述器件間間隙內(nèi)；移除所述器件間間隙內(nèi)的所述液態(tài)膜；將介電材料沉積在所述器件間間隙內(nèi)；以及執(zhí)行退火工藝，以硬化所述第一器件內(nèi)間隙和所述第二器件內(nèi)間隙中的所述液態(tài)膜。
[0020]該方法進一步包括:在所述第一鰭狀件和所述第二鰭狀件的頂部上沉積掩膜層。
[0021]該方法進一步包括:通過可流動化學(xué)汽相沉積工藝將所述液態(tài)膜沉積在所述第一器件內(nèi)間隙、所述第二器件內(nèi)間隙以及所述器件間間隙內(nèi)。
[0022]該方法進一步包括:將光刻膠層沉積在所述器件間間隙上方；將所述光刻膠層圖案化；以及通過蝕刻工藝移除所述器件間間隙內(nèi)的所述液態(tài)膜。
[0023]該方法進一步包括:在所述器件間間隙內(nèi)蝕刻所述液態(tài)膜，直到所述液態(tài)膜的厚度小于所述第一鰭狀件的高度。
[0024]其中:所述介電材料由選自包括氧化硅、氮化硅、硅碳氮、氮碳氧化硅及它們的任意組合的組中的材料形成。
[0025]該方法進一步包括:通過旋涂工藝在所述器件間間隙中沉積所述介電材料。
【專利附圖】
【附圖說明】
[0026]根據(jù)以下結(jié)合附圖的詳細描述可以更全面地理解本發(fā)明其優(yōu)點，其中:[0027]圖1示出了根據(jù)本發(fā)明公開的不同實施例的包括兩個FinFET的半導(dǎo)體器件的截面圖；
[0028]圖2示出了根據(jù)本發(fā)明公開的不同實施例的流動化學(xué)汽相沉積(FCVD)工藝應(yīng)用到半導(dǎo)體器件后的圖1中所示的半導(dǎo)體器件的截面圖；
[0029]圖3示出了根據(jù)本發(fā)明公開的不同實施例的光刻膠層沉積在半導(dǎo)體器件上后的圖2中所示的半導(dǎo)體器件的截面圖；
[0030]圖4示出了根據(jù)本發(fā)明公開的不同實施例的圖案化工藝和蝕刻工藝應(yīng)用到半導(dǎo)體器件上后的圖3中所示的半導(dǎo)體器件的截面圖；
[0031]圖5示出了根據(jù)本發(fā)明公開的不同實施例的沉積工藝應(yīng)用到半導(dǎo)體器件上后的圖4中所示的半導(dǎo)體器件的截面圖；
[0032]圖6示出了根據(jù)本發(fā)明公開的不同實施例的濕式氧化和退火工藝應(yīng)用到半導(dǎo)體器件上后的圖5中所示的半導(dǎo)體器件的截面圖；以及
[0033]圖7示出了根據(jù)本發(fā)明公開的不同實施例的化學(xué)機械拋光(CMP)工藝應(yīng)用到半導(dǎo)體器件上后的圖6中所示的半導(dǎo)體器件的截面圖。
[0034]除非另有說明，否則在不同圖中的對應(yīng)標(biāo)記和符號通常指的是對應(yīng)部件。為了清楚示出各個實施例的相關(guān)方面繪制了附圖，但是沒有必要按比例繪制。
【具體實施方式】
[0035]本發(fā)明涉及的實施例的制造和使用的細節(jié)討論如下。應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實現(xiàn)的可應(yīng)用的發(fā)明概念。所討論的具體實施例僅僅示出制造和使用本發(fā)明的具體方式，而不用于限制本公開的范圍。
[0036]在具體上下文中，本發(fā)明將根據(jù)優(yōu)選的實施例進行描述，在FinFET半導(dǎo)體器件內(nèi)形成器件內(nèi)隔離區(qū)域和器件間隔離區(qū)域的方法。但是，本發(fā)明可以被應(yīng)用到不同的半導(dǎo)體器件中。在下文中，不同實施例將結(jié)合示意圖進行詳細說明。
[0037]圖1示出了根據(jù)本發(fā)明公開的不同實施例的包括兩個FinFET的半導(dǎo)體器件的截面圖。半導(dǎo)體器件100包括第一 FinFET104和第二 FinFET106。第一 FinFET104和第二FinFET106都在襯底102上方形成。
[0038]襯底102可以由硅形成。襯底102還可以包括其他常用材料，例如，碳、鍺、鎵、砷、氮、銦、和/或磷等。襯底102可以是塊狀襯底或絕緣體上半導(dǎo)體(SOI)襯底。
[0039]如圖1所示，第一 FinFET104和第二 FinFET106都是由多個鰭狀件(例如，鰭狀件103)形成的。具體地，第一 FinFET104和第二 FinFET106都包括五個鰭狀件。兩個相鄰的鰭狀件由一間隙隔開。需要注意，圖1中所示的每一個FinFET都包括五個鰭狀件,但這僅僅是一個實例。本領(lǐng)域普通技術(shù)人員應(yīng)該知道，此處可以有各種修改，替換和變化。例如，每一個FinFET可以根據(jù)不同用途和設(shè)計需要提供任意數(shù)量的鰭狀件。
[0040]如圖1所示，掩膜層105可以在鰭狀件103上方形成。在一個實施例中，掩膜層105可以通過合適的介電材料形成，例如氮化硅或其他類似材料。掩膜層105可以通過諸如低壓化學(xué)汽相沉積(LPCVD)的沉積技術(shù)形成?？蛇x地，掩膜層105可以通過等離子體增強化學(xué)汽相沉積法(PECVD)形成。掩膜層105可以在后續(xù)的光刻過程工藝中用作硬掩膜。
[0041]應(yīng)該注意，粘附層可以在掩膜層105和鰭狀件103之間形成。粘附層(未示出)可以是含有硅的薄膜。粘附層可以通過熱氧化工藝形成。
[0042]半導(dǎo)體器件100可以包括兩種類型的間隙。第一間隙107位于兩個相鄰鰭狀件之間。在整個說明書中，第一間隙107可選地稱為器件內(nèi)間隙。第二間隙109位于兩個相鄰的FinFET之間。在整個說明書中，第二間隙109可選地稱為器件間間隙。FinFET的鰭狀件之間的間隙(例如第一間隙107)通過第一介電材料填充，并在接下來的制造步驟中形成器件內(nèi)隔離區(qū)域。類似地，兩個FinFET間的間隙(例如第二間隙109)通過第二介電材料進行填充，并形成器件間隔離區(qū)域。器件內(nèi)隔離區(qū)域和器件間隔離區(qū)域的詳細形成過程將根據(jù)圖2至圖7在接下來詳細描述。
[0043]圖2示出了根據(jù)本發(fā)明公開的不同實施例的圖1所示半導(dǎo)體器件在可流動化學(xué)汽相沉積(FCVD)工藝應(yīng)用于半導(dǎo)體器件之后的截面圖。FCVD工藝用來填充器件內(nèi)間隙和器件間間隙。在FCVD工藝中，軟液態(tài)膜202同時流入鰭狀件間的器件內(nèi)間隙和FinFET間的器件間間隙。因此，通過FCVD工藝可以實現(xiàn)無空隙填充。
[0044]根據(jù)一些實施例，軟液態(tài)膜202可以包括氧化硅和氮化硅的結(jié)合。使用FCVD工藝的一個益處在于，軟液態(tài)膜可以填充圖2中示出的鰭狀件間的高橫縱比間隙。因此，一些例如鰭狀件變形等的制造缺陷可以被避免。
[0045]需要注意的是，F(xiàn)CVD工藝只是一個實例，間隙可以通過其他合適的間隙填充沉積工藝進行填充。
[0046]圖3示出了根據(jù)本發(fā)明公開的不同實施例的圖2所示半導(dǎo)體器件在光刻膠層沉積在半導(dǎo)體器件上之后的截面圖。光刻膠層302沉積在半導(dǎo)體器件100上方。光刻膠層302通過合適的光刻膠材料形成，例如聚苯并噁唑(PBO)、SU-8感光環(huán)氧樹脂、膜狀高分子材料和/或其他類似材料。光刻膠層302可以通過合適的制造技術(shù)形成，例如旋涂技術(shù)和/或其他類似技術(shù)。
[0047]圖4示出了根據(jù)本發(fā)明公開的不同實施例的圖3所示半導(dǎo)體器件在圖案化工藝和蝕刻工藝應(yīng)用于半導(dǎo)體器件之后的截面圖。開口 402可以通過合適的技術(shù)形成，包括光刻工藝和蝕刻工藝。具體地，光刻工藝和蝕刻工藝可以包括將光刻材料曝光于一圖案，然后根據(jù)該圖案對半導(dǎo)體器件100進行蝕刻。按照這一方法，可以形成開口 402。
[0048]如此控制蝕刻工藝，以使器件間間隙的剩余介電材料的厚度為Y。在一些實施例中，Y小于鰭狀件的高度H (其在圖4中被示為H)。另外,鰭狀件的寬度被定義為CD。臨近最右邊鰭狀件的剩余介電材料的厚度被定義為X。在一些實施例中，X的范圍大約是CD的O倍至20倍。
[0049]圖5示出了根據(jù)本發(fā)明公開的不同實施例的圖4所示半導(dǎo)體器件在沉積工藝應(yīng)用于半導(dǎo)體器件之后的截面圖。開口通過介電材料進行填充以形成隔離區(qū)域。根據(jù)實施例，隔離區(qū)域可以填充有介電材料，例如氧化物材料、高密度等離子(HDP)氧化物等。可選地，介電材料可以由選自包括氧化硅、氮化硅、硅碳氮、氮碳氧化硅和它們的任意的組合的組中的材料形成。
[0050]在一個典型的實施例中，介電材料502可以包括氧化硅，其可以通過化學(xué)汽相沉積法(CVD)(例如負壓CVD (SACVD)、高密度等離子體CVD (HDPCVD)和/或其他相似的技術(shù))形成。
[0051]使用氧化物材料(例如HDP氧化物等)填充器件間間隙的優(yōu)勢在于，HDP氧化物可以在后續(xù)的制造步驟中為相鄰的FinFET提供強力支持。這種強力支持幫助減少了 FinFET的缺陷，例如鰭狀件變形等。
[0052]圖6示出了根據(jù)本發(fā)明公開的不同實施例的在圖5所示半導(dǎo)體器件在濕式氧化和退火工藝應(yīng)用于半導(dǎo)體器件之后的截面圖。一旦介電材料502 (如圖5所示)填充入器件間間隙，半導(dǎo)體器件100就可以進行濕式氧化工藝和退火工藝操作，以將軟液態(tài)膜在器件內(nèi)間隙處轉(zhuǎn)化為硬介電膜。如此，圖5中所示的多層膜被轉(zhuǎn)化為均勻組分的單層膜602。
[0053]在一些實施例中，濕式氧化工藝可以用濕蒸汽的方式實施。退火工藝可以是等離子體退火工藝、激光退火工藝、熱退火工藝、紫外線退火工藝和/或其他相似的方式。
[0054]圖7示出了根據(jù)本發(fā)明公開的不同實施例的圖6所示半導(dǎo)體器件在化學(xué)機械拋光(CMP)工藝應(yīng)用于半導(dǎo)體器件之后的截面圖。多余的介電材料可以通過合適的技術(shù)移除，例如研磨(grinding)、拋光和/或化學(xué)蝕刻、以及化學(xué)蝕刻和研磨的組合。
[0055]根據(jù)一些實施例，移除工藝可以通過使用CMP工藝實施。在CMP工藝中，蝕刻材料和研磨材料的組合接觸放置在襯底的背側(cè)，并且研磨墊(未示出)用來研磨掉多余的材料，直到鰭狀件的頂表面露出。
[0056]如圖7所示，從最左端的鰭狀件的頂部的中心線到最右端的鰭狀件的頂部的中心線測量第一距離Tl。從最左端的鰭狀件的底部的中心線到最右端的鰭狀件的底部的中心線測量第二距離BI。在一些實施例中，第一距離Tl和第二距離BI的比率范圍大約為98%至大約102%。
[0057]根據(jù)一個實施例，一種方法包括通過可流動沉積工藝或其他間隙填充沉積工藝在半導(dǎo)體器件上方沉積第一介電材料，其中，半導(dǎo)體器件包括第一 FinFET和第二 FinFET，第一 FinFET包括多個第一鰭狀件，第二 FinFET包括多個第二鰭狀件。該方法進一步包括移除第一 FinFET和第二 FinFET間的第一介電材料，用來形成器件間間隙，在器件器件間間隙處沉積第二介電材料，并且對半導(dǎo)體器件應(yīng)用退火過程。
[0058]根據(jù)一個實施例，一種器件包括具有多個第一鰭狀件的第一 FinFET和多個第一器件內(nèi)隔離區(qū)域，其中從最左端鰭狀件的頂部到最右端鰭狀件的頂部測得的第一距離近似等于從最左端鰭狀件的底部到最右端鰭狀件的底部測得的第二距離，以及多個第一器件內(nèi)隔離區(qū)域，其中每個第一器件內(nèi)隔離區(qū)域在兩個相鄰的第一鰭狀件之間。
[0059]根據(jù)一個實施例，一種方法包括在襯底上形成多個第一鰭狀件和多個第二鰭狀件，其中兩個相鄰的第一鰭狀件通過第一器件內(nèi)間隙分隔開，兩個相鄰的第二鰭狀件通過第二器件內(nèi)間隙分隔開，第一鰭狀件和第二鰭狀件通過器件間間隙分隔開。該方法進一步包括在第一器件內(nèi)間隙內(nèi)，第二器件內(nèi)間隙和器件間間隙內(nèi)沉積液態(tài)膜，移除器件間間隙內(nèi)的液態(tài)膜，在器件間間隙處沉積介電材料，并且執(zhí)行退火操作，從而在第一器件內(nèi)間隙和第二器件內(nèi)間隙中硬化液態(tài)膜。
[0060]盡管已經(jīng)詳細地描述了本發(fā)明的實施例及其優(yōu)勢，但應(yīng)該理解，可以在不背離所附權(quán)利要求限定的本發(fā)明主旨和范圍的情況下，做各種不同的改變、替換、和更改。
[0061]而且，本申請的范圍并不僅限于本說明書中描述的工藝、機器、制造、材料組分、裝置、方法和步驟的特定實施例。作為本領(lǐng)域普通技術(shù)人員應(yīng)理解，通過本發(fā)明的公開，現(xiàn)有的或今后開發(fā)的用于執(zhí)行與本文所述的相應(yīng)實施例基本相同的功能或獲得基本相同結(jié)果的工藝、機器、制造，材料組分、裝置、方法或步驟根據(jù)本發(fā)明可以被使用。因此，所附權(quán)利要求應(yīng)該包括在這樣的工藝、機器、制造、材料組分、裝置、方法或步驟的范圍內(nèi)。
【權(quán)利要求】
1.一種方法，包括: 通過可流動沉積工藝在半導(dǎo)體器件上方沉積第一介電材料，其中，所述半導(dǎo)體器件包括: 第一 FinFET，包括多個第一鰭狀件；和 第二 FinFET，包括多個第二鰭狀件； 移除所述第一 FinFET和所述第二 FinFET之間的所述第一介電材料，以形成器件間間隙； 將第二介電材料沉積到所述器件間間隙內(nèi)；以及 對所述半導(dǎo)體器件應(yīng)用退火工藝。
2.根據(jù)權(quán)利要求1所述的方法，進一步包括: 在所述半導(dǎo)體器件上方沉積光刻膠層； 將所述光刻膠層圖案化；以及 蝕刻所述第一介電材料的露出部分，以形成所述器件間間隙。
3.根據(jù)權(quán)利要求1所述的方法，進一步包括: 在對所述半導(dǎo)體器件應(yīng)用所述退火工藝的步驟之后，對所述半導(dǎo)體器件執(zhí)行化學(xué)機械拋光工藝，直到露出所述第一鰭狀件和所述第二鰭狀件的頂面。
4.根據(jù)權(quán)利要求1所述的方法，其中: 所述可流動沉積工藝是可流動化學(xué)汽相沉積工藝。
5.根據(jù)權(quán)利要求1所述的方法，進一步包括: 通過旋涂工藝將所述第二介電材料沉積到所述器件間間隙內(nèi)。
6.根據(jù)權(quán)利要求1所述的方法，進一步包括: 在將所述第二介電材料沉積到所述器件間間隙內(nèi)的步驟之后，對所述半導(dǎo)體器件應(yīng)用濕式氧化工藝。
7.一種器件，包括: 第一 FinFET，包括:多個第一鰭狀件，其中，從最左端鰭狀件的頂部到最右端鰭狀件的頂部測得的第一距離近似等于從所述最左端鰭狀件的底部到所述最右端鰭狀件的底部測得的第二距離；以及多個第一器件內(nèi)隔離區(qū)域，每個第一器件內(nèi)隔離區(qū)域都位于兩個相鄰的第一鰭狀件之間。
8.根據(jù)權(quán)利要求7所述的器件，其中: 所述第一距離與所述第二距離的比率在大約98%至大約102%的范圍內(nèi)。
9.根據(jù)權(quán)利要求7所述的器件，其中: 所述第一距離是從所述最左端鰭狀件的頂部的中線到所述最右端鰭狀件的頂部的中線測得的；以及 所述第二距離是從所述最左端鰭狀件的底部的中線到所述最右端鰭狀件的底部的中線測得的。
10.一種方法，包括: 在襯底上方形成多個第一鰭狀件和多個第二鰭狀件，其中: 兩個相鄰的第一鰭狀件通過第一器件內(nèi)間隙分隔開；兩個相鄰的第二鰭狀件通過第二器件內(nèi)間隙分隔開；并且所述第一鰭狀件和所述第二鰭狀件通過器件間間隙分隔開；將液態(tài)膜沉積在所述第一器件內(nèi)間隙、所述第二器件內(nèi)間隙和所述器件間間隙內(nèi)；移除所述器件間間隙內(nèi)的所述液態(tài)膜；將介電材料沉積在所述器件間間隙內(nèi)；以及執(zhí)行退火工藝，以硬化所 述第一器件內(nèi)間隙和所述第二器件內(nèi)間隙中的所述液態(tài)膜。
【文檔編號】H01L27/088GK104037116SQ201310231141
【公開日】2014年9月10日 申請日期:2013年6月9日 優(yōu)先權(quán)日:2013年3月8日
【發(fā)明者】彭治棠, 黃泰鈞, 連浩明, 李資良 申請人:臺灣積體電路制造股份有限公司