半導(dǎo)體裝置制造方法
【專利摘要】本發(fā)明涉及具備在半導(dǎo)體基板上排列光電轉(zhuǎn)換元件形成的圖像傳感器的半導(dǎo)體裝置，其目的在于，防止半導(dǎo)體裝置中相鄰光電轉(zhuǎn)換元件之間發(fā)生光電荷混同，實現(xiàn)結(jié)構(gòu)細(xì)微化。在本發(fā)明的半導(dǎo)體裝置中，半導(dǎo)體基板(101)上排列包含PN光電轉(zhuǎn)換元件(119)以及三極管(121)在內(nèi)的像素(103)，形成圖像傳感器，其中，相鄰PN光電轉(zhuǎn)換元件(119)周圍的半導(dǎo)體基板(101)上形成溝槽(123)，在接觸該溝槽(123)底部的半導(dǎo)體基板(101)上形成雜質(zhì)擴散層(129)。
【專利說明】半導(dǎo)體裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及具備圖像傳感器的半導(dǎo)體裝置，該圖像傳感器通過在半導(dǎo)體基板上排列光電轉(zhuǎn)換元件形成。

【背景技術(shù)】
[0002]使用半導(dǎo)體基板的半導(dǎo)體裝置中存在二維排列光電轉(zhuǎn)換元件形成的圖像傳感器。目前，這類圖像傳感器通常構(gòu)成為以光電轉(zhuǎn)換元件和三極管的組合構(gòu)成像素，且相鄰像素之間以氧化硅膜隔開。
[0003]然而，現(xiàn)有的圖像傳感器存在相鄰像素之間入射光引起發(fā)生的光電荷混同問題。
[0004]針對上述問題的解決，例如專利文獻I (JP特開2013-48132號公報)公開了用深阱區(qū)隔離像素的方法，該方法通過在光電二極管形成部以及像素與周圍電路之間形成被稱之為串?dāng)_防止層的雜質(zhì)擴散層，達到防止在光電二極管中比PN結(jié)更深的區(qū)域中發(fā)生的光電荷橫向擴散的目的。
[0005]在專利文獻I揭示的結(jié)構(gòu)中用PN結(jié)分離相鄰像素。因此，相鄰像素之間間隔受到PN結(jié)帶來的空乏層寬度的限制。為此，該結(jié)構(gòu)存在難以細(xì)微化問題。


【發(fā)明內(nèi)容】

[0006]鑒于上述現(xiàn)有技術(shù)中的問題，本發(fā)明提供在半導(dǎo)體基板上排列光電轉(zhuǎn)換元件形成的半導(dǎo)體裝置，其目的在于防止相鄰光電轉(zhuǎn)換元件之間發(fā)生光電荷混同，實現(xiàn)結(jié)構(gòu)細(xì)微化。
[0007]本發(fā)明提供一種半導(dǎo)體裝置，其中具備在半導(dǎo)體基板上排列光電轉(zhuǎn)換元件構(gòu)成的圖像傳感器，其特征在于，具備在所述半導(dǎo)體基板上相鄰所述光電轉(zhuǎn)換元件之間的位置上形成的溝槽、以及設(shè)于該溝槽底部的雜質(zhì)擴散層，所述雜質(zhì)擴散層被設(shè)置在比所述光電轉(zhuǎn)換元件中的PN結(jié)更深的位置。
[0008]本發(fā)明的效果在于，防止在半導(dǎo)體基板上排列光電轉(zhuǎn)換元件形成的半導(dǎo)體裝置中相鄰光電轉(zhuǎn)換元件之間發(fā)生光電荷混同，實現(xiàn)結(jié)構(gòu)細(xì)微化。

【專利附圖】

【附圖說明】
[0009]圖1是用PN光電二極管作為光電轉(zhuǎn)換元件的實施例的截面圖。
[0010]圖2和圖3是用于描述圖1所示實施例的制作工序的一例截面圖。
[0011]圖4是用光電三極管作為光電轉(zhuǎn)換元件的實施例的截面圖。
[0012]圖5是用PIN光電二極管作為光電轉(zhuǎn)換元件的實施例的截面圖。
[0013]圖6是用雪崩光電二極管作為光電轉(zhuǎn)換元件的實施例的截面圖。
[0014]圖7是用橫型PN光電二極管作為光電轉(zhuǎn)換元件的實施例的截面圖。
[0015]圖8是用橫型PN光電三極管作為光電轉(zhuǎn)換元件的實施例的截面圖。

【具體實施方式】
[0016]在本發(fā)明的半導(dǎo)體裝置中，上述溝槽既可圍繞上述光電轉(zhuǎn)換元件的周圍形成在半導(dǎo)體基板上，也可不圍繞上述光電轉(zhuǎn)換元件的周圍形成在半導(dǎo)體基板上，關(guān)鍵在于，上述溝槽至少被設(shè)置為能夠防止相鄰光電轉(zhuǎn)換元件之間發(fā)生光電荷混同，實現(xiàn)結(jié)構(gòu)細(xì)微化。
[0017]在本發(fā)明的半導(dǎo)體裝置中，上述光電轉(zhuǎn)換元件采用PN光電二極管、PIN光電二極管、雪崩光電二極管之中的任意一種光電二極管。相比于PN光電二極管，采用PIN光電二極管或雪崩光電二極管，能夠進一步增大光的輸出信號。
[0018]在本發(fā)明的半導(dǎo)體裝置中，上述雜質(zhì)擴散層中的摻雜濃度小于形成在上述半導(dǎo)體基板表面一側(cè)且構(gòu)成上述光電二極管的陰極或陽極的擴散層中的摻雜濃度。據(jù)此，即便上述雜質(zhì)擴散層接觸光電二極管的陽極或陰極連接，也不會有高濃度雜質(zhì)區(qū)域之間的互相接觸，防止該結(jié)合部分發(fā)生結(jié)合漏電流。
[0019]在本發(fā)明的半導(dǎo)體裝置中，光電轉(zhuǎn)換元件為光電三極管。用光電轉(zhuǎn)換元件作為光電三極管，有利于加大三極管的輸出信號放大作用。
[0020]在本發(fā)明的半導(dǎo)體裝置中，上述雜質(zhì)擴散層中的摻雜濃度小于構(gòu)成上述光電三極管的發(fā)射極的擴散層中的摻雜濃度。據(jù)此，即便上述雜質(zhì)擴散層接觸光電三極管的基極，也不會有高濃度雜質(zhì)區(qū)域互相之間的接觸，防止該結(jié)合部分發(fā)生結(jié)合漏電流。
[0021]在本發(fā)明的半導(dǎo)體裝置中，例舉將氧化硅膜或氮化硅膜埋入上述溝槽中，這樣，與通過氧化工序在上述溝槽內(nèi)壁上形成氧化膜相比，能夠減少一項工序即氧化工序，簡化制造工藝流程。而埋入上述溝槽內(nèi)的材料不受此限制。
[0022]作為二維排列光電轉(zhuǎn)換兀件的器件，例如有CMOS(Complenentary Metal-OxideSemiconductor)傳感器或CCD (Charge Coupled Device)傳感器等固體攝像兀件。
[0023]COMS傳感器的光電轉(zhuǎn)換元件采用光電二極管，用對應(yīng)每個像素設(shè)置的MOSFET選擇性輸出該光電轉(zhuǎn)換元件的信號。為此，CMOS傳感器具有用將光電轉(zhuǎn)換元件、每個像素的輸出選擇開關(guān)、周圍電路的所有構(gòu)成元件集中設(shè)置在同一塊基板上的特征。隨著制造工藝規(guī)格的微細(xì)化，像素進一步縮小，CMOS傳感器分辨率不斷提高。
[0024]光電轉(zhuǎn)換元件即光電二極管以PN結(jié)形成。通常在光電二極管中的PN結(jié)上施加反向偏壓，擴展空乏層。能夠轉(zhuǎn)換為電荷的光的波長取決于該空乏層寬度。
[0025]在光電二極管中，PN結(jié)相對于半導(dǎo)體基板沿著縱向形成?？辗釉诨宓纳疃确较驍U展。入射光電二極管的光的半導(dǎo)體基板的深部進行光電轉(zhuǎn)換。
[0026]入射光電二極管的光相對于像素的方向不僅有垂直方向，也有具有一定傾角的方向。為此，由光產(chǎn)生的電荷根據(jù)其發(fā)生的位置不同，有可能向鄰接于光入射像素的鄰接像素輸出。隨著像素的微細(xì)化的進一步發(fā)展，上述像素數(shù)輸出的混同也就變得容易發(fā)生。
[0027]為了解消上述問題，本發(fā)明的半導(dǎo)體裝置形成溝槽，作為圖像傳感器中分離光電轉(zhuǎn)換元件的結(jié)構(gòu)。
[0028]圖1是用來描述用PN光電二極管作為光電轉(zhuǎn)換元件的實施例的截面圖。
[0029]半導(dǎo)體基板101上形成CMOS圖像傳感器的像素103。像素103的平面大小例如為2.5 □ 2.5 ( μ m2) ο半導(dǎo)體基板101上設(shè)有多個像素103。
[0030]用例如硅形成半導(dǎo)體基板101。半導(dǎo)體基板101例如由P+硅基板105和P+硅基板105上形成的P型硅層107構(gòu)成。相比于P型硅層107，P+硅基板105是其中導(dǎo)入高濃度P型雜質(zhì)的硅基板。P型硅層107的硅層通過外延成長形成。P型硅層107的厚度范圍為 10 ?20 μ m。
[0031]在P型硅層107表面一側(cè)形成P型阱區(qū)109。P型阱區(qū)109中的P型雜質(zhì)濃度大于P型硅層107中的P型雜質(zhì)濃度，其實際濃度例如為I 口 1017cm_3。P型阱區(qū)109的深度例如為I?2 μ m。
[0032]在P型硅層107表面一側(cè)形成每個像素103各自的N+擴散層111、N+擴散層113以及P+擴散層115。
[0033]在像素103中，N+擴散層111和N+擴散層113之間設(shè)有一間隔，N+擴散層111比N+擴散層113形成得更深。N+擴散層111和N+擴散層113的實際N型雜質(zhì)濃度為例如5 □ 1020cm 3o N+擴散層111的深度為例如200?300nm。
[0034]在P+擴散層115的形成區(qū)域與N+擴散層111的形成區(qū)域部分重疊。P+擴散層115被形成在比N+擴散層111更淺的位置上。P+擴散層115的實質(zhì)P型雜質(zhì)濃度大于P型阱區(qū)109的雜質(zhì)濃度。
[0035]在P+擴散層115和N+擴散層113之間的P型阱區(qū)109上，隔著柵絕緣膜(未圖示)形成柵電極。P+擴散層115與柵電極之間設(shè)有間隔。
[0036]像素103中形成具有P型阱區(qū)109和N+擴散層111的PN光電二極管119 (光電轉(zhuǎn)換元件)。P型阱區(qū)109構(gòu)成PN光電二極管119的陽極，N+擴散層111構(gòu)成PN光電二極管119的陰極。P+擴散層115起到PN光電二極管110表面保護層的作用。P型硅層107以及P+硅基板105起到多個像素103各自的PN光電二極管119的共同陽極的作用。PN光電二極管119中的P型阱區(qū)109與N+擴散層111之間具有PN結(jié)。
[0037]像素103中形成以具有N+擴散層111、N+擴散層113、以及柵電極117的MOSFET(MOS Field Effect Transistor)構(gòu)成的三極管121。該三極管121起到像素103的輸出選擇開關(guān)的作用。
[0038]在像素103周圍的半導(dǎo)體基板101上形成溝槽123。溝槽123用來將相鄰像素103分開。該溝槽123還將相鄰PN光電二極管119分開。溝槽123內(nèi)部隔著絕緣膜125埋入半導(dǎo)體材料127。絕緣膜125為例如氧化硅膜。半導(dǎo)體材料127為例如多晶硅。
[0039]例如，在比P型阱區(qū)109更深的深度形成溝槽123。溝槽底部在與P型阱區(qū)109之間具有間隔的位置、即比PN光電二極管119中PN結(jié)更深的位置上，設(shè)有P型硅層107。溝槽123的深度為例如相距P型硅層107表面約3.0?5.0 μ m。溝槽123寬度約為例如約0.3 ?0.4 μ m。
[0040]P型硅層107上形成接觸溝槽123的底部的N+擴散層129 (雜質(zhì)擴散層)。N+擴散層129的實際N型雜質(zhì)濃度為例如I 口 1018cm_3。P型硅層107與N+擴散層129之間展開內(nèi)建電場的空乏層(未圖示)。
[0041]N+擴散層129形成在比P型阱區(qū)深度更深的位置上，在P型硅層107中，N+擴散層129位于比PN光電二極管119中的PN結(jié)深度更深的位置。
[0042]本實施例利用溝槽123將相鄰像素103分開，防止相鄰像素103之間發(fā)生光電荷混同。
[0043]進而，本實施例的溝槽123的底部具備N+擴散層129，通過P型硅層107和N+擴散層129之間的空乏層，還能夠防止相鄰像素103在更加深處發(fā)生光電荷混合。
[0044]溝槽123形成的深度受到限制。在本實施例中，為了防止相鄰像素103之間在更加深處發(fā)生光電荷混合，不僅形成溝槽123，而且在溝槽123的底部進一步形成N+擴散層129。
[0045]本實施例用溝槽123使得相鄰像素103之間完全電分離。為此，本實施例比一般采用的用氧化膜和PN結(jié)來分離相鄰像素的CMOS半導(dǎo)體處理方法具有更容易縮短相鄰像素103之間距離而有利于微細(xì)化的優(yōu)點。
[0046]上述實施例若將N型和P型互相交換，也能夠獲得相同效果。
[0047]可以用絕緣材料，例如氧化硅膜或氮化硅膜來取代半導(dǎo)體材料127埋入溝槽123。如果將絕緣材料埋入溝槽123，則與實行氧化工序相比，在溝槽123的內(nèi)壁上形成絕緣膜工序能夠減少一個步驟，有利于簡化制造工藝流程。而埋入溝槽123中的絕緣材料并不局限于氧化硅膜以及氮化硅膜。
[0048]圖2和圖3是用于描述圖1所示實施例的制作工序的一例截面圖。下述工序(a)至(f)與圖2以及圖3的(a)至(f)對應(yīng)。工序(g)參考圖1描述。圖1所示實施例的制造方法并不受到下述制作工序的限制。
[0049](a)使用在P+硅基板105上P型硅層107外延成長的半導(dǎo)體基板101。對P型硅層107，包含形成光電轉(zhuǎn)換元件的區(qū)域，例如以30keV、I X 113CnT2的條件進行硼注入。在氮氣氣氛中以1150°C、1小時的條件進行推進(drivein)擴散，使得被注入P型硅層107中的硼擴散，形成P型阱區(qū)109。
[0050](b)在 P 性講區(qū) 109 上形成厚度約為 400nm 的 HTO (High Temperature Oxide)膜201，作為用于形成用來將相鄰像素103分開的溝槽的硬掩模。用照相制版技術(shù)以及蝕刻技術(shù)，去除形成上述溝槽的區(qū)域上的HTO膜201，形成具有與上述溝槽對應(yīng)的溝槽的硬掩模。在此，設(shè)HTO膜201的溝槽寬度約為例如0.3?0.4 μ m。
[0051](c)采用蝕刻技術(shù)，用以HTO膜201形成的硬掩模，在P型硅層107上形成溝槽123。例如，實行使用SF6、02、Ar氣的微波等離子蝕刻，在P型硅層107表面加工形成垂直的溝槽123。溝槽123的深度和寬度約為例如3.0?5.0 μ m和0.3?0.4μπι。在此，硬掩模也被蝕刻，因而HTO膜201的厚度約減少到lOOnm。
[0052](d)以HTO膜201為掩模，對P型硅層107進行磷注入。為了在P型硅層107表面上垂直進行磷注入，例如以15keV、5X 114CnT2為條件并設(shè)注入角度為O度。據(jù)此，只有溝槽123底部被注入雜質(zhì)磷。在P型硅層107上形成接觸溝槽123底部的N+擴散層129。
[0053](e)用例如濕法蝕刻去除HTO膜201。而后實行氧化處理，氧化溝槽123內(nèi)壁。例如，該氧化處理以1050°C干式氧化為條件形成厚度約為130nm的氧化硅膜。而后，去除形成能夠的氧化硅膜，解消微波等離子蝕刻帶來的損傷。這樣便緩解了溝槽123形成時發(fā)生的結(jié)晶缺陷，防止構(gòu)成光電二極管的PN結(jié)中產(chǎn)生漏電流。
[0054](f)為了將相鄰像素103分離，再次實行氧化處理，在溝槽123的內(nèi)壁上形成以氧化硅膜構(gòu)成的絕緣膜125。氧化處理例如為以850°C為條件的濕式氧化方式形成厚度約為20nm的氧化硅膜。關(guān)于埋入溝槽123的材料，例如厚度約為800nm的半導(dǎo)體材料如多晶硅來形成膜。在溝槽123內(nèi)部隔著絕緣膜125埋入半導(dǎo)體材料127。
[0055](g)全面蝕刻半導(dǎo)體材料127，去除除埋入溝槽123的半導(dǎo)體材料127以外的其余部分。而后，利用普通的CMOS半導(dǎo)體工藝形成PN光電二極管119以及用于選擇性輸出該PN光電二極管119的信號的三極管121 (參見圖1)。
[0056]上述實施例用PN光電二極管119作為光電轉(zhuǎn)換元件，但是本發(fā)明的半導(dǎo)體裝置中的光電轉(zhuǎn)換兀件并不局限于PN光電二極管，也可以是例如光電三極管或PIN光電二極管、雪崩光電二極管等其它光電轉(zhuǎn)換元件。
[0057]圖4是另一實施例的截面圖。該實施例用光電三極管作為光電轉(zhuǎn)換元件。
[0058]在半導(dǎo)體基板301上形成CMOS圖像傳感器的像素303。像素303的大小約為例如5.0 □ 5.0 ( μ m2) ο
[0059]半導(dǎo)體基板301例如以N+硅基板305以及在N+硅基板305上形成的N型硅層307構(gòu)成。N+硅基板305是導(dǎo)入比N型硅層307具有更高N型摻雜濃度的硅基板。N型硅層307是經(jīng)過外延成長的硅層，其厚度約為例如10?20μπι。
[0060]在N型硅層307表面一側(cè)形成N型阱區(qū)309。N型阱區(qū)309中的N型摻雜濃度大于N型硅層307中的N型摻雜濃度。N型阱區(qū)309中實際P型摻雜濃度為例如I X 11W0N型阱區(qū)309的深度為例如I?2 μ m。
[0061]像素303的光電三極管區(qū)域303a中，N型硅層307的表面一側(cè)形成P型擴散層311。該P型擴散層311的深度大于N型阱區(qū)309。P型擴散層311中N型摻雜濃度實際上為例如lX1015cm_3。P型擴散層311的深度為例如距離N型硅層307表面I?2μπι。光電三極管區(qū)域303a中未形成N型阱區(qū)309。
[0062]在像素303的光電三極管區(qū)域303a中，N型硅層307的表面一側(cè)形成N+擴散層313。該N+擴散層313的深度小于P型擴散層311的深度。N+擴散層313中N型摻雜濃度實際上為例如3X1015cm_3。N+型擴散層313的深度為例如距離N型硅層307表面0.2?0.3 μ m0
[0063]在像素303的輸出選擇開關(guān)區(qū)域303b中，N型阱區(qū)309的表面一側(cè)形成一對互相之間相距一間隔的P+擴散層315。P+擴散層315中P型摻雜濃度實際上為例如5X 102°cnT3。P+擴散層315的深度為例如200?300nm。
[0064]在像素303的輸出選擇開關(guān)區(qū)域303b中，一對P+擴散層315之間的N型阱區(qū)309上，隔著柵絕緣膜(未圖示)，形成柵電極317。
[0065]像素303中，光電三極管區(qū)域303a上形成具有N型硅層307、P型擴散層311、以及N+擴散層313的光電三極管319。N型硅層307、P型擴散層311、以及N+擴散層313構(gòu)成光電三極管319的集電極、基極、以及發(fā)射極。N型硅層307以及N+硅基板305起到多個像素303的光電三極管319的共同的集電極的作用。光電三極管319中的N型硅層307和P型擴散層311之間、以及P型擴散層311和N+擴散層313之間均具有PN結(jié)。
[0066]像素303中，輸出選擇開關(guān)區(qū)域303b上形成一對具有P+擴散層315以及柵電極317的MOSFET構(gòu)成的三極管321。該三極管321起到像素303的輸出選擇開關(guān)的作用。
[0067]在半導(dǎo)體基板301上的像素303周圍形成溝槽323。溝槽323用來將相鄰像素303分開。該溝槽323還將相鄰的光電三極管319分開。進而，溝槽323還將相鄰的光電三極管319和三極管321分開。但溝槽323也可以不將光電三極管319和三極管321分開。
[0068]溝槽323內(nèi)隔著絕緣膜325埋入半導(dǎo)體材料327。絕緣膜325為例如氧化硅膜。半導(dǎo)體材料327為例如多晶硅。另外，還可以用絕緣材料來代替絕緣膜325和半導(dǎo)體材料327埋入溝槽323。該絕緣材料例如可以用氧化硅膜以及氮化硅膜等。
[0069]例如，溝槽323被形成在比N型阱區(qū)309更深的深度，而且位于比構(gòu)成光電三極管319的基極的P型擴散層311的深度更深的位置。在溝槽323底部，在與N型阱區(qū)309和P型擴散層311之間具有間隔的位置、即比光電三極管319中的PN結(jié)更深的位置上，設(shè)有N型硅層307。溝槽323的深度為例如相距N型硅層307表面約3.0?5.0 μ m。溝槽323的寬度為例如約0.3?0.4 μ m。
[0070]N型硅層307上形成接觸溝槽123的底部的N+擴散層329 (雜質(zhì)擴散層)。N+擴散層329的實際N型雜質(zhì)濃度為例如I 口 1018cm_3。
[0071]N+擴散層329形成在比P型擴散層311深度更深的位置上，而且位于與P型擴散層311之間具有間隔、即比光電三極管319中的PN結(jié)深度更深的位置。
[0072]本實施例利用溝槽123將相鄰像素303分開，防止相鄰像素303之間發(fā)生光電荷混同。
[0073]進而，本實施例的溝槽123的底部具備N+擴散層329，以P型擴散層311構(gòu)成的基極和以N型硅層307構(gòu)成的基電極之間形成的PN結(jié)的內(nèi)建電場所構(gòu)成的空乏層能夠防止相鄰像素303之間的連接。
[0074]本實施例用溝槽323使得相鄰像素303之間完全電分離。為此，本實施例比一般的用氧化膜和PN結(jié)來分離相鄰像素的CMOS半導(dǎo)體處理方法更容易縮短相鄰像素103的距離，具有有利于微細(xì)化的優(yōu)點。
[0075]圖4所示的實施例的結(jié)構(gòu)中，若將N型和P型互相交換，也能夠獲得與圖4相同的效果。
[0076]本發(fā)明的半導(dǎo)體裝置不僅可以用PN光電二極管和光電三極管作為光電轉(zhuǎn)換元件，也可以用PIN光電二極管或雪崩光電二極管作為光電轉(zhuǎn)換元件。
[0077]圖5是另一其它實施例的半導(dǎo)體裝置截面圖。該實施例以PIN光電二極管作為光電轉(zhuǎn)換元件。圖5中對于與圖1中具有相同功能的部分賦予相同標(biāo)記，并不再重復(fù)有關(guān)這些部分的描述。
[0078]本實施例的半導(dǎo)體裝置具備PIN光電二極管131，用來替換圖1所示實施例的PN光電二極管119，作為光電轉(zhuǎn)換元件。PIN光電二極管131具有P型阱區(qū)109和N+擴散層111以及本征區(qū)域133。
[0079]P型阱區(qū)109構(gòu)成PIN光電二極管131的陽極。N+擴散層111構(gòu)成PIN光電二極管131的陰極。
[0080]本征區(qū)域133是實際上不含雜質(zhì)的真性半導(dǎo)體區(qū)域。本征區(qū)域133被設(shè)置為，其深度小于P型阱區(qū)109的深度，而且在比N+擴散層111更深的位置上接觸P型阱區(qū)109以及N+擴散層111。
[0081]用PIN光電二極管作為光電轉(zhuǎn)換元件，與用PN光電二極管相比，能夠進一步放大光的輸出信號。
[0082]圖6是另一其它實施例的半導(dǎo)體裝置截面圖。該實施例以雪崩光電二極管作為光電轉(zhuǎn)換元件。圖6中對于與圖1中具有相同功能的部分賦予相同標(biāo)記，并不再重復(fù)有關(guān)這些部分的描述。
[0083]本實施例的半導(dǎo)體裝置具備雪崩光電二極管135，用來替換圖1所示實施例的PN光電二極管119作為光電轉(zhuǎn)換兀件。雪崩光電二極管135具有P+娃基板105、P型娃層107、P型阱區(qū)109、以及N+擴散層111。
[0084]P+硅基板105、P型硅層107以及P型阱區(qū)109構(gòu)成雪崩光電二極管135的陽極。N+擴散層111構(gòu)成雪崩光電二極管135的陰極。
[0085]由于P型硅層107中的摻雜濃度十分低，故而能夠?qū)ρ┍拦怆姸O管施加高電場。在處于高電場的情況下，載體與原子沖突，電子發(fā)生雪崩，為此能夠增加載體數(shù)量。為此，雪崩光電二極管135能夠進一步放大光的輸出信號。
[0086]用雪崩光電二極管135作為光電轉(zhuǎn)換元件，與用PN光電二極管相比，能夠進一步放大光的輸出信號。
[0087]上述實施例使用縱型的光電二極管或光電三極管，但是，本發(fā)明的半導(dǎo)體裝置中的光電轉(zhuǎn)換元件也可以是橫型的光電二激光或光電三極管。
[0088]圖7是另一其它實施例的半導(dǎo)體裝置截面圖。該實施例以橫型PN光電二極管作為光電轉(zhuǎn)換元件。圖7中對于與圖1中具有相同功能的部分賦予相同標(biāo)記，并不再重復(fù)有關(guān)這些部分的描述。
[0089]本實施例的半導(dǎo)體裝置具備橫型PN光電二極管139，用來替換圖1所示實施例的PN光電二極管119作為光電轉(zhuǎn)換元件。橫型就PN光電二極管139具有P型阱區(qū)109以及N+擴散層111。
[0090]P型阱區(qū)109構(gòu)成PN光電二極管139的陽極。N+擴散層111構(gòu)成PN光電二極管139的陰極。本實施例中P+硅基板105以及P型硅層107未形成PN光電二極管的陽極。
[0091]P型阱區(qū)109的表面一側(cè)設(shè)有P+擴散層141。P+擴散層141與N+擴散層111、Ν+擴散層113以及P+擴散層115之間均保持間隔。P+擴散層141被用以作為PN光電二極管139的陽極接觸部。
[0092]如上所述，本發(fā)明的半導(dǎo)體裝置還可以用橫型PN光電二極管139作為光電轉(zhuǎn)換元件。
[0093]此外，本發(fā)明的半導(dǎo)體裝置還可以用橫型的PIN光電熱激光或橫型的雪崩光電二極管作為光電轉(zhuǎn)換元件。
[0094]圖8是是另一其它實施例的半導(dǎo)體裝置截面圖。該實施例以橫型PN光電三極管作為光電轉(zhuǎn)換元件。圖8中對于與圖4中具有相同功能的部分賦予相同標(biāo)記，并不再重復(fù)有關(guān)這些部分的描述。
[0095]本實施例的半導(dǎo)體裝置在光電三極管區(qū)域303a具備橫型光電三極管331，用來替換圖4所示實施例的縱型光電三極管319作為光電轉(zhuǎn)換元件。橫型光電三極管331具有N型硅層307、P型擴散層311、以及N+擴散層313。
[0096]N型硅層307、P型擴散層311、N+擴散層313分別構(gòu)成光電三極管的集電極、基極、發(fā)射極。本實施例中的N+硅基板305不構(gòu)成光電三極管331的集電極。
[0097]在光電三極管區(qū)域303a中，N型硅層307的表面一側(cè)設(shè)有N+擴散層333。N+擴散層333與P型擴散層311以及N+擴散層之間均保持間隔。N+擴散層333被用以作為光電光電三極管333的集電極接觸部。
[0098]如上所述，本發(fā)明的半導(dǎo)體裝置還可以用橫型光電三極管作為光電轉(zhuǎn)換元件。
[0099]以上是本發(fā)明的實施例，上述實施例中使用的數(shù)值、材料、設(shè)置、數(shù)量等不對本發(fā)明起到限制作用，可以在本發(fā)明的許可范圍之內(nèi)任意改動。
[0100]例如，上述實施例中用硅基板作為半導(dǎo)體基板，而本發(fā)明除此之外，本發(fā)明還可以用硅以外的半導(dǎo)體材料作為半導(dǎo)體基板。
[0101]另外，在本發(fā)明的半導(dǎo)體裝置中，光電轉(zhuǎn)換元件的結(jié)構(gòu)不受到圖1、圖5、圖6或圖7所示的光電二極管、以及圖4或圖8所示的光電三極管的機構(gòu)的限制。
【權(quán)利要求】
1.一種半導(dǎo)體裝置，其中具備在半導(dǎo)體基板上排列光電轉(zhuǎn)換元件構(gòu)成的圖像傳感器，其特征在于， 具備在所述半導(dǎo)體基板上相鄰所述光電轉(zhuǎn)換元件之間的位置上形成的溝槽、以及設(shè)于該溝槽底部的雜質(zhì)擴散層， 所述雜質(zhì)擴散層被設(shè)置在比所述光電轉(zhuǎn)換元件中的結(jié)更深的位置。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，在所述光電轉(zhuǎn)換元件周圍的所述光電半導(dǎo)體上形成所述溝槽。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，所述光電元換元件為光電二極管。
4.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，所述光電元換元件為？爪光電二極管。
5.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，所述光電元換元件為雪崩光電二極管。
6.根據(jù)權(quán)利要求3至5中任意一項所述的半導(dǎo)體裝置，其特征在于，所述雜質(zhì)擴散層中的摻雜濃度小于形成在所述半導(dǎo)體基板表面一側(cè)且構(gòu)成所述光電二極管的陽極或陰極的擴散層中的摻雜濃度。
7.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，所述光電元換元件為光電三極管。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于，所述雜質(zhì)擴散層中的摻雜濃度小于形成在所述半導(dǎo)體基板表面一側(cè)且構(gòu)成所述光電三極管的發(fā)射極的擴散層中的摻雜濃度。
9.根據(jù)權(quán)利要求1至8中任意一項所述的半導(dǎo)體裝置，其特征在于，所述溝槽中埋入氧化娃膜。
10.根據(jù)權(quán)利要求1至8中任意一項所述的半導(dǎo)體裝置，其特征在于，所述溝槽中埋入氮化硅膜。
【文檔編號】H01L27/146GK104465683SQ201410464691
【公開日】2015年3月25日 申請日期:2014年9月12日 優(yōu)先權(quán)日:2013年9月13日
【發(fā)明者】櫻野勝之, 渡邊博文, 根來寶昭, 愛須克彥, 米田和洋 申請人:株式會社理光