一種薄膜晶體管及其制備方法、陣列基板、顯示裝置的制造方法
【專(zhuān)利摘要】本發(fā)明實(shí)施例提供一種薄膜晶體管及其制備方法、陣列基板、顯示裝置，涉及顯示技術(shù)領(lǐng)域，能夠避免通過(guò)改變柵極尺寸和形狀對(duì)有源層進(jìn)行遮光，而導(dǎo)致像素開(kāi)口率下降的問(wèn)題。該薄膜晶體管包括源極、漏極以及半導(dǎo)體有源層，半導(dǎo)體有源層包括載流子俘獲部，載流子俘獲部位于源極和漏極之間。其中，構(gòu)成載流子俘獲部的半導(dǎo)體材料具有陷阱和/或復(fù)合中心。
【專(zhuān)利說(shuō)明】
一種薄膜晶體管及其制備方法、陣列基板、顯示裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種薄膜晶體管及其制備方法、陣列基板、顯示裝置。
【背景技術(shù)】
[0002]TFT(Thin Film Transistor，薄膜晶體管)被廣泛地應(yīng)用于電腦、手機(jī)等具有顯示功能的產(chǎn)品中。其中，當(dāng)光線照射TFT的有源層會(huì)產(chǎn)生光致漏電流。具體的，當(dāng)照射至有源層的光線中光子的能量高于1.12eV(即硅元素的禁帶寬度)時(shí)，可在有源層中激發(fā)產(chǎn)生電子-空穴對(duì)，使得該有源層處于非平衡狀態(tài)。在此情況下，部分上述電子-空穴對(duì)在電場(chǎng)作用下分離，使得空穴向TFT的溝道流動(dòng)，而電子向漏極流動(dòng)從而形成漏電流，即上述光致漏電流，降低了 TFT的性能。
[0003]為了解決上述問(wèn)題，現(xiàn)有技術(shù)中可以對(duì)底柵型TFT中的柵極的尺寸和形狀進(jìn)行調(diào)整，例如增加?xùn)艠O的面積，使得柵極的面積大于有源層的面積，以遮擋光線照射至該有源層。然而這樣一來(lái)，會(huì)增加TFT的面積，從而降低了顯示裝置的像素開(kāi)口率。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的實(shí)施例提供一種薄膜晶體管及其制備方法、陣列基板、顯示裝置，能夠避免通過(guò)改變柵極尺寸和形狀對(duì)有源層進(jìn)行遮光，而導(dǎo)致像素開(kāi)口率下降的問(wèn)題。
[0005]為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案:
[0006]本發(fā)明實(shí)施例的一方面，薄膜晶體管，包括源極、漏極以及半導(dǎo)體有源層，所述半導(dǎo)體有源層包括載流子俘獲部，所述載流子俘獲部位于所述源極和所述漏極之間；其中，構(gòu)成所述載流子俘獲部的半導(dǎo)體材料具有陷阱和/或復(fù)合中心。
[0007]優(yōu)選的，所述載流子俘獲部位于靠近漏極的一側(cè)。
[0008]優(yōu)選的，所述薄膜晶體管為頂柵型薄膜晶體管，所述載流子俘獲部包括第一子俘獲部與第二子俘獲部;所述第一子俘獲部位于所述薄膜晶體管的柵極和漏極之間，所述第二子俘獲部位于所述柵極和源極之間。
[0009]優(yōu)選的，沿所述薄膜晶體管溝道長(zhǎng)度方向，所述第一子俘獲部和所述第二子俘獲部的尺寸為0.3μηι?2μηι。
[0010]本發(fā)明實(shí)施例的另一方面，提供一種薄膜晶體管的制備方法，包括:在所述襯底基板上，通過(guò)構(gòu)圖工藝形成半導(dǎo)體有源層;對(duì)所述半導(dǎo)體有源層的部分進(jìn)行離子處理，以使得所述半導(dǎo)體有源層上經(jīng)過(guò)離子處理的部分形成載流子俘獲部;其中，構(gòu)成所述載流子俘獲部的半導(dǎo)體材料具有陷阱和/或復(fù)合中心;在襯底基板上形成數(shù)據(jù)金屬層，并通過(guò)構(gòu)圖工藝形成源極和漏極;所述載流子俘獲部位于所述源極和漏極之間。
[0011]優(yōu)選的，所述對(duì)所述半導(dǎo)體有源層的部分進(jìn)行離子處理包括:在所述半導(dǎo)體有源層的表面形成光刻膠;對(duì)所述光刻膠進(jìn)行掩膜、曝光、顯影，以將對(duì)應(yīng)待形成所述載流子俘獲部位置處的光刻膠去除；對(duì)未被所述光刻膠覆蓋的所述半導(dǎo)體有源層進(jìn)行離子處理;去除所述光刻膠。
[0012]優(yōu)選的，所述離子處理包括離子轟擊工藝或離子摻雜工藝。
[0013]優(yōu)選的，當(dāng)構(gòu)成所述載流子俘獲部的半導(dǎo)體材料具有的陷阱為電子陷阱時(shí)，所述離子摻雜工藝包括采用金離子進(jìn)行摻雜。
[0014]優(yōu)選的，采用所述離子轟擊工藝對(duì)所述半導(dǎo)體有源層的進(jìn)行部分離子處理包括:采用500eV?5keV的離子，對(duì)所述半導(dǎo)體有源層的部分進(jìn)行轟擊，轟擊時(shí)間為50s?200s;其中，所述離子由惰性元素構(gòu)成。
[0015]本發(fā)明實(shí)施例的又一方面，提供一種陣列基板，包括上述任意一種薄膜晶體管。
[0016]本發(fā)明實(shí)施例的再一方面，提供一種顯示裝置，包括如上所述的陣列基板。
[0017]本發(fā)明實(shí)施例提供一種薄膜晶體管及其制備方法、陣列基板、顯示裝置。該薄膜晶體管包括源極、漏極以及半導(dǎo)體有源層。該半導(dǎo)體有源層包括載流子俘獲部，載流子俘獲部位于源極和漏極之間。其中，構(gòu)成載流子俘獲部的半導(dǎo)體材料具有陷阱和/或復(fù)合中心。在此情況下，當(dāng)半導(dǎo)體有源層在光照作用下產(chǎn)生電子-空穴對(duì)，并在電場(chǎng)作用下分離時(shí)，一方面，上述陷阱會(huì)對(duì)處于自由狀態(tài)的電子或空穴進(jìn)行俘獲，以減小電子或空穴在導(dǎo)帶中處于自由狀態(tài)的時(shí)間，使得半導(dǎo)體有源層達(dá)到穩(wěn)定狀態(tài)后，其內(nèi)部光生載流子的數(shù)目有所減小。另一方面，上述復(fù)合中心會(huì)對(duì)電子和空穴進(jìn)行俘獲，以增加電子和空穴的復(fù)合幾率，從而能夠進(jìn)一步減小上述光生載流子的數(shù)目，最終達(dá)到減小光致漏電流的目的。此外，上述在減小光致漏電流的過(guò)程中，并未對(duì)TFT柵極的尺寸或形狀進(jìn)行調(diào)整，因此避免通過(guò)改變柵極尺寸和形狀對(duì)有源層進(jìn)行遮光，而導(dǎo)致像素開(kāi)口率下降的問(wèn)題。
【附圖說(shuō)明】
[0018]為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0019]圖1為本發(fā)明實(shí)施例提供的一種底柵型TFT的結(jié)構(gòu)示意圖；
[0020]圖2為本發(fā)明實(shí)施例提供的一種頂柵型TFT的結(jié)構(gòu)示意圖；
[0021]圖3為本發(fā)明實(shí)施例提供的另一種頂柵型TFT的結(jié)構(gòu)示意圖；
[0022]圖4為本發(fā)明實(shí)施例提供的一種TFT的制備方法流程圖；
[0023]圖5為圖4中步驟S102的一種【具體實(shí)施方式】流程圖；
[0024]圖6為圖5中步驟S201的制作過(guò)程示意圖；
[0025]圖7為圖5中步驟S202的部分制作過(guò)程示意圖；
[0026]圖8為圖5中步驟S202的部分制作過(guò)程示意圖；
[0027]圖9為圖5中步驟S203的制作過(guò)程示意圖；
[0028]圖10為圖4中步驟S102的另一種【具體實(shí)施方式】流程圖；
[0029]圖11為本發(fā)明實(shí)施例提供的一種離子摻雜工藝示意圖。
[0030]附圖標(biāo)記:
[0031 ] 01-襯底基板；10-源極；11-漏極；12-半導(dǎo)體有源層；120-載流子俘獲部；1201-第一子俘獲部；1202-第二子俘獲部；13-柵極；14-柵極絕緣層;20-光刻膠;30-掩膜版;40-離子;A-待形成載流子俘獲部的位置;M-間隙式雜質(zhì);N-替位式雜質(zhì)。
【具體實(shí)施方式】
[0032]下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0033]本發(fā)明實(shí)施例提供一種TFT，如圖1或圖2所示包括源極10、漏極11以及半導(dǎo)體有源層12。該半導(dǎo)體有源層12包括載流子俘獲部120，該載流子俘獲部120位于源極10和漏極11之間。
[0034]其中，構(gòu)成載流子俘獲部120的半導(dǎo)體材料具有陷阱和/或復(fù)合中心。
[0035]需要說(shuō)明的是，本發(fā)明對(duì)TFT的類(lèi)型不做限定，可以如圖1所示為底柵型TFT，也可以如圖2所示為頂柵型TFT。其中，底柵型TFT和頂柵型TFT，是根據(jù)柵極13和柵極絕緣層14相對(duì)于襯底基板01的上下位置進(jìn)行的劃分。具體的，對(duì)于底柵型TFT而言，柵極13相對(duì)于柵極絕緣層14而言，更靠近襯底基板01;而對(duì)于頂柵型TFT而言，柵極絕緣層14相對(duì)于柵極13而s，更靠近襯底基板O I。
[0036]此外，上述陷阱可以包括電子陷阱和空穴陷阱。具體的，電子陷阱為能夠俘獲電子的雜質(zhì)或缺陷;空穴陷阱為能夠空穴的雜質(zhì)或缺陷。另外，復(fù)合中心為能夠俘獲電子和空穴的雜質(zhì)或缺陷。具體的，可以通過(guò)離子轟擊工藝對(duì)半導(dǎo)體有源層12進(jìn)行離子轟擊，以打斷半導(dǎo)體元素之間的共價(jià)鍵，從而形成上述缺陷?；蛘呖梢圆捎秒x子注入工藝，將與半導(dǎo)體材料不同元素的原子作為雜質(zhì)原子，注入至半導(dǎo)體材料中以替代原有晶格原子或嵌入原有晶格原子的間隙中。
[0037]在此情況下，當(dāng)半導(dǎo)體有源層在光照作用下產(chǎn)生電子-空穴對(duì)，并在電場(chǎng)作用下分離時(shí)，一方面，上述陷阱會(huì)對(duì)處于自由狀態(tài)的電子或空穴進(jìn)行俘獲，以減小電子或空穴在導(dǎo)帶中處于自由狀態(tài)的時(shí)間，使得半導(dǎo)體有源層達(dá)到穩(wěn)定狀態(tài)后，其內(nèi)部光生載流子的數(shù)目有所減小。另一方面，上述復(fù)合中心會(huì)對(duì)電子和空穴進(jìn)行俘獲，以增加電子和空穴的復(fù)合幾率，從而能夠進(jìn)一步減小上述光生載流子的數(shù)目，最終達(dá)到減小光致漏電流的目的。此外，上述在減小光致漏電流的過(guò)程中，并未對(duì)TFT柵極的尺寸或形狀進(jìn)行調(diào)整，因此能夠避免通過(guò)改變柵極尺寸和形狀對(duì)有源層進(jìn)行遮光，而導(dǎo)致像素開(kāi)口率下降的問(wèn)題。
[0038]需要說(shuō)明的是，本發(fā)明對(duì)上述載流子俘獲部120位于源極10和漏極11之間的面積不做限定。例如可以是位于源極10和漏極11之間的半導(dǎo)體有源層12均為上述載流子俘獲部120，此時(shí)載流子俘獲部120對(duì)載流子的俘獲能力最強(qiáng)，TFT的光致漏電流最小。但是由于載流子俘獲部120基本占據(jù)溝道位置，會(huì)大大降低TFT的電子迀移率，從而使得TFT的導(dǎo)通性能受到影響。因此為了通過(guò)上述載流子俘獲部120對(duì)載流子進(jìn)行俘獲的過(guò)程中，保證TFT的電子迀移率，優(yōu)選的，可以將位于源極10和漏極11之間的半導(dǎo)體有源層12的一部分作為上述載流子俘獲部120。
[0039]在此情況下，由于TFT溝道邊緣的電場(chǎng)強(qiáng)度較大，且該溝道邊緣靠近漏極11的電場(chǎng)更大，因此電子-空穴對(duì)在該處最容易分離，從而產(chǎn)生漏電流。所以?xún)?yōu)選的，如圖1或圖2所示，上述載流子俘獲部120可以位于靠近漏極11的一側(cè)，從而將靠近漏極11位置處分離的載流子進(jìn)行俘獲，以減小上述載流子在導(dǎo)帶中處于自由狀態(tài)的時(shí)間。
[0040]此外，本發(fā)明對(duì)構(gòu)成半導(dǎo)體有源層12的材料不做限定，例如可以采用非晶硅或多晶娃。其中采用工藝溫度低于600°C的低溫多晶娃(英文全稱(chēng):Low Temperature Poly-Silicon，英文簡(jiǎn)稱(chēng)LTPS)技術(shù)，可以使得TFT的電子迀移率較高，例如可以達(dá)到300cm2/V.s。在此基礎(chǔ)上，由于頂柵型LTPS TFT中的寄生電容可以通過(guò)柵極13自對(duì)準(zhǔn)工藝降低，因此對(duì)于LTPS TFT而言頂柵型結(jié)構(gòu)相對(duì)于底柵型結(jié)構(gòu)而言，性能更加優(yōu)越。
[0041]在此情況下，當(dāng)TFT為頂柵型結(jié)構(gòu)時(shí)，如圖3所示，該載流子俘獲部120包括第一子俘獲部1201與第二子俘獲部1202。
[0042]其中，第一子俘獲部1201位于柵極13和漏極11之間，第二子俘獲部1202位于所述柵極13和源極10之間。這樣一來(lái)，由于TFT溝道邊緣的電場(chǎng)強(qiáng)度較大，因此電子-空穴對(duì)在該處最容易分離，從而產(chǎn)生漏電流。所以，可以通過(guò)位于柵極13和漏極11之間的第一子俘獲部1201將靠近漏極11位置處分離的載流子進(jìn)行俘獲。并且，通過(guò)位于所述柵極13和源極10之間的第二子俘獲部1202將靠近源極10位置處分離的載流子進(jìn)行俘獲，從而達(dá)到減小上述載流子在導(dǎo)帶中處于自由狀態(tài)的時(shí)間的目的。
[0043]在此基礎(chǔ)上，優(yōu)選的，如圖3所示沿該TFT溝道長(zhǎng)度方向0-0，該第一子俘獲部1201和第二子俘獲部1202的尺寸H為0.3μηι?2μηι。一方面，由于當(dāng)?shù)谝蛔臃@部1201和第二子俘獲部1202的尺寸H小于0.3μπι時(shí)，會(huì)增加制備工藝的精度，不利于降低生產(chǎn)成本。此外，上述尺寸H過(guò)小，會(huì)導(dǎo)致載流子俘獲部120俘獲載流子的能力下降，從而不利于降低光致漏電流。另一方面，由于當(dāng)?shù)谝蛔臃@部1201和第二子俘獲部1202的尺寸H大于2μπι時(shí)，雖然能夠增強(qiáng)載流子俘獲部120俘獲載流子的能力，但同時(shí)會(huì)降低TFT的電子迀移率，從而降低了 TFT的導(dǎo)電性能。因此，當(dāng)?shù)谝蛔臃@部1201和第二子俘獲部1202的尺寸H為0.3μπι?2μπι時(shí)，既可以保證TFT的電子迀移率，又能夠降低光致漏電流。在此基礎(chǔ)上，優(yōu)選的上述尺寸H可以為0.5μπι、0.8μπι、I.2μπι、I.8um0
[0044]本發(fā)明實(shí)施例提供一種陣列基板，包括如上所述的任意一種TFT，具有與前述實(shí)施例提供的TFT相同的結(jié)構(gòu)和有益效果，由于前述實(shí)施例已經(jīng)對(duì)TFT的結(jié)構(gòu)和有益效果進(jìn)行了詳細(xì)的描述，此處不再贅述。
[0045]本發(fā)明實(shí)施例提供一種顯示裝置，包括如上所述的陣列基板，具有與前述實(shí)施例相同的有益效果，此處不再贅述。
[0046]本發(fā)明實(shí)施例提供一種TFT的制備方法，如圖4所示，包括:
[0047]S101、在如圖1或2所示的襯底基板01上，通過(guò)構(gòu)圖工藝形成半導(dǎo)體有源層12。
[0048]在本發(fā)明中，構(gòu)圖工藝，可指包括光刻工藝，或，包括光刻工藝以及刻蝕步驟，同時(shí)還可以包括打印、噴墨等其他用于形成預(yù)定圖形的工藝;光刻工藝，是指包括成膜、曝光、顯影等工藝過(guò)程的利用光刻膠、掩模板、曝光機(jī)等形成圖形的工藝?？筛鶕?jù)本發(fā)明中所形成的結(jié)構(gòu)選擇相應(yīng)的構(gòu)圖工藝。
[0049]S102、對(duì)該半導(dǎo)體有源層12的部分進(jìn)行離子處理，以使得半導(dǎo)體有源層12上經(jīng)過(guò)離子處理的部分形成載流子俘獲部120。其中，構(gòu)成該載流子俘獲部120的半導(dǎo)體材料具有陷阱和/或復(fù)合中心。
[0050]S103、在襯底基板01上形成數(shù)據(jù)金屬層，并通過(guò)構(gòu)圖工藝形成源極10和漏極11。其中，該載流子俘獲部120位于源極10和漏極11之間。
[0051]在此情況下，當(dāng)半導(dǎo)體有源層在光照作用下產(chǎn)生電子-空穴對(duì)，并在電場(chǎng)作用下分離時(shí)，一方面，上述陷阱會(huì)對(duì)處于自由狀態(tài)的電子或空穴進(jìn)行俘獲，以減小電子或空穴在導(dǎo)帶中處于自由狀態(tài)的時(shí)間，使得半導(dǎo)體有源層達(dá)到穩(wěn)定狀態(tài)后，其內(nèi)部光生載流子的數(shù)目有所減小。另一方面，上述復(fù)合中心會(huì)對(duì)電子和空穴進(jìn)行俘獲，以增加電子和空穴的復(fù)合幾率，從而能夠進(jìn)一步減小上述光生載流子的數(shù)目，最終達(dá)到減小光致漏電流的目的。此外，上述在減小光致漏電流的過(guò)程中，并未對(duì)TFT柵極的尺寸或形狀進(jìn)行調(diào)整，因此避免通過(guò)改變柵極尺寸和形狀對(duì)有源層進(jìn)行遮光，而導(dǎo)致像素開(kāi)口率下降的問(wèn)題。
[0052]接下來(lái)，對(duì)上述步驟S102中對(duì)半導(dǎo)體有源層12的部分進(jìn)行離子處理的方法，如圖5所示，包括:
[0053]S201、如圖6所示，在半導(dǎo)體有源層12的表面形成光刻膠20。
[0054]S202、如圖7所示對(duì)光刻膠20進(jìn)行掩膜、曝光。然后如圖8所示通過(guò)顯影工藝，以將對(duì)應(yīng)待形成載流子俘獲部120位置A處的光刻膠20去除。
[0055]其中，本發(fā)明對(duì)上述光刻膠20的類(lèi)型不做限定，可以為正膠也可以為負(fù)膠。具體的，如圖7和8所示，是以光刻膠20為正膠為例進(jìn)行的說(shuō)明，光刻膠20上被透過(guò)掩膜版30的透過(guò)區(qū)域的光線照射溶解，未被光線照射的地方不易溶解。負(fù)膠反之，此處不再贅述。
[0056]S203、如圖9所示，對(duì)未被光刻膠20覆蓋的半導(dǎo)體有源層12進(jìn)行離子處理，以形成載流子俘獲部120。
[0057]S204、去除光刻膠20。
[0058]綜上所述，上述對(duì)半導(dǎo)體有源層12的部分進(jìn)行離子處理的過(guò)程，以通過(guò)對(duì)光刻膠20進(jìn)行構(gòu)圖工藝形成光刻膠圖案，從而以該光刻膠圖案為掩膜對(duì)半導(dǎo)體有源層12的部分進(jìn)行離子處理。此外，還可以如圖10所示，直接在半導(dǎo)體有源層12的上方設(shè)置掩膜版30，從而在該掩膜版30的作用下，使得離子40能夠通過(guò)掩膜版30的透過(guò)區(qū)域，以對(duì)待形成載流子俘獲部120位置A處的半導(dǎo)體有源層12進(jìn)行離子處理。由于上述離子處理的過(guò)程中，離子40會(huì)對(duì)掩膜版30造成一定的損傷，所以?xún)?yōu)選以光刻膠圖案為掩膜對(duì)半導(dǎo)體有源層12的部分進(jìn)行離子處理的方法。
[0059]此外，本發(fā)明中的離子處理可以包括離子轟擊工藝或離子摻雜工藝。具體的，離子處理可以是指采用離子源提供的離子對(duì)半導(dǎo)體有源層12進(jìn)行轟擊或摻雜?；蛘邔?duì)離子源提供的離子在高頻高壓電場(chǎng)中進(jìn)行加速處理，使得較大的粒子碰撞分子，將分子電離產(chǎn)生自由電子、離子以及自由基等粒子以構(gòu)成等離子體。在此情況下，采用離子處理可以是指采用上述等離子體中的離子對(duì)半導(dǎo)體有源層12進(jìn)行轟擊或摻雜。
[0060]以下分別對(duì)離子轟擊工藝或離子摻雜工藝進(jìn)行詳細(xì)的說(shuō)明。
[0061]由于構(gòu)成載流子俘獲部120的半導(dǎo)體材料具有陷阱和/或復(fù)合中心。而陷阱可以包括電子陷阱和空穴陷阱。電子陷阱為能夠俘獲電子的雜質(zhì)或缺陷；空穴陷阱為能夠空穴的雜質(zhì)或陷阱。另外，復(fù)合中心為能夠俘獲電子和空穴的雜質(zhì)或缺陷。
[0062]基于此，就可以通過(guò)離子摻雜工藝，將與構(gòu)成半導(dǎo)體有源層12的元素不同的原子作為雜質(zhì)原子，注入至半導(dǎo)體材料以俘獲電子和/或空穴，從而形成上述陷阱和/或復(fù)合中心。
[0063]具體的，以構(gòu)成載流子俘獲部120的半導(dǎo)體材料具有的陷阱為電子陷阱為例，可以采用離子摻雜工藝如圖11所示，采用金(Au)離子或銅(Cu)離子進(jìn)行摻雜。其中，經(jīng)過(guò)上述摻雜工藝后，雜質(zhì)原子，例如Au，可以位于晶格原子的間隙位置，以構(gòu)成間隙式雜質(zhì)Μ;或者上述雜質(zhì)原子可以取代晶格原子位于晶格點(diǎn)處，以構(gòu)成替位式雜質(zhì)N。這樣一來(lái)，上述間隙式雜質(zhì)M和替位式雜質(zhì)N能夠吸引導(dǎo)電電子，變成負(fù)離子，從而形成上述電子陷阱。
[0064]此外，需要說(shuō)明的是，在形成電子陷阱時(shí)，優(yōu)選摻雜金(Au)離子，從而能夠避免由于銅(Cu)離子尺寸過(guò)小，導(dǎo)致?lián)诫s的銅(Cu)離子迀移至TFT溝道，造成溝道污染。
[0005]同理，當(dāng)通過(guò)上述摻雜工藝形成的間隙式雜質(zhì)M和替位式雜質(zhì)N能夠吸引價(jià)帶空穴變成正離子時(shí)，能夠形成上述空穴陷阱。其中，構(gòu)成空穴陷阱的雜質(zhì)能級(jí)高于構(gòu)成電子陷阱的雜質(zhì)能級(jí)。此外，而對(duì)于復(fù)合中心而言，通過(guò)摻雜工藝形成的間隙式雜質(zhì)M和替位式雜質(zhì)N能夠同時(shí)吸引導(dǎo)電電子和價(jià)帶空穴，以增加電子和空穴復(fù)合幾率。
[0066]此外，在通過(guò)離子轟擊工藝形成上述陷阱和/或復(fù)合中心的過(guò)程中，可以采用500eV?5keV的離子，對(duì)半導(dǎo)體有源層12的部分進(jìn)行轟擊，轟擊時(shí)間為50s?200s。這樣一來(lái)，能夠在保證對(duì)半導(dǎo)體有源層12不造成損壞的基礎(chǔ)上，達(dá)到有效的轟擊效果，以形成能夠俘獲載流子的缺陷。
[0067]在此基礎(chǔ)上，用于轟擊的離子由惰性元素，例如氬(Ar)、氖(Ne)、氦(He)等元素。這樣一來(lái)，在由上述惰性元素構(gòu)成的離子轟擊的過(guò)程中，該離子不會(huì)改變構(gòu)成半導(dǎo)體有源層12的元素，而會(huì)將構(gòu)成半導(dǎo)體有源層12的例如硅(Si)原子之間的共價(jià)鍵打斷，從而形成缺陷，上述缺陷能夠?qū)﹄娮雍?或空穴進(jìn)行俘獲。
[0068]以上所述，僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種薄膜晶體管，包括源極、漏極以及半導(dǎo)體有源層，其特征在于，所述半導(dǎo)體有源層包括載流子俘獲部，所述載流子俘獲部位于所述源極和所述漏極之間； 其中，構(gòu)成所述載流子俘獲部的半導(dǎo)體材料具有陷阱和/或復(fù)合中心。2.根據(jù)權(quán)利要求1所述的薄膜晶體管，其特征在于，所述載流子俘獲部位于靠近漏極的一側(cè)。3.根據(jù)權(quán)利要求1所述的薄膜晶體管，其特征在于，所述薄膜晶體管為頂柵型薄膜晶體管，所述載流子俘獲部包括第一子俘獲部與第二子俘獲部； 所述第一子俘獲部位于所述薄膜晶體管的柵極和漏極之間，所述第二子俘獲部位于所述柵極和源極之間。4.根據(jù)權(quán)利要求3所述的薄膜晶體管，其特征在于，沿所述薄膜晶體管溝道長(zhǎng)度方向，所述第一子俘獲部和所述第二子俘獲部的尺寸為0.3μπι?2μπι。5.一種薄膜晶體管的制備方法，其特征在于，包括: 在所述襯底基板上，通過(guò)構(gòu)圖工藝形成半導(dǎo)體有源層； 對(duì)所述半導(dǎo)體有源層的部分進(jìn)行離子處理，以使得所述半導(dǎo)體有源層上經(jīng)過(guò)離子處理的部分形成載流子俘獲部;其中，構(gòu)成所述載流子俘獲部的半導(dǎo)體材料具有陷阱和/或復(fù)合中心； 在襯底基板上形成數(shù)據(jù)金屬層，并通過(guò)構(gòu)圖工藝形成源極和漏極;所述載流子俘獲部位于所述源極和漏極之間。6.根據(jù)權(quán)利要求5所述的薄膜晶體管的制備方法，其特征在于，所述對(duì)所述半導(dǎo)體有源層的部分進(jìn)行離子處理包括: 在所述半導(dǎo)體有源層的表面形成光刻膠； 對(duì)所述光刻膠進(jìn)行掩膜、曝光、顯影，以將對(duì)應(yīng)待形成所述載流子俘獲部位置處的光刻月父去除； 對(duì)未被所述光刻膠覆蓋的所述半導(dǎo)體有源層進(jìn)行離子處理； 去除所述光刻膠。7.根據(jù)權(quán)利要求5或6所述的薄膜晶體管的制備方法，其特征在于，所述離子處理包括離子轟擊工藝或離子摻雜工藝。8.根據(jù)權(quán)利要求7所述的薄膜晶體管的制備方法，其特征在于，當(dāng)構(gòu)成所述載流子俘獲部的半導(dǎo)體材料具有的陷阱為電子陷阱時(shí)，所述離子摻雜工藝包括采用金離子進(jìn)行摻雜。9.根據(jù)權(quán)利要求7所述的薄膜晶體管的制備方法，其特征在于，采用所述離子轟擊工藝對(duì)所述半導(dǎo)體有源層的進(jìn)行部分離子處理包括:采用500eV?5keV的離子，對(duì)所述半導(dǎo)體有源層的部分進(jìn)行轟擊，轟擊時(shí)間為50s?200s; 其中，所述離子由惰性元素構(gòu)成。10.—種陣列基板，其特征在于，包括如權(quán)利要求1-4所述的任意一種薄膜晶體管。11.一種顯示裝置，其特征在于，包括如權(quán)利要求10所述的陣列基板。
【文檔編號(hào)】H01L27/12GK106098789SQ201610683465
【公開(kāi)日】2016年11月9日
【申請(qǐng)日】2016年8月17日 公開(kāi)號(hào)201610683465.0, CN 106098789 A, CN 106098789A, CN 201610683465, CN-A-106098789, CN106098789 A, CN106098789A, CN201610683465, CN201610683465.0
【發(fā)明人】李棟, 詹裕程, 張帥
【申請(qǐng)人】京東方科技集團(tuán)股份有限公司