用于led芯片上的復(fù)合結(jié)構(gòu)層及l(fā)ed芯片的制作方法
【專利摘要】本實用新型提供一種用于LED芯片上的復(fù)合結(jié)構(gòu)層及LED芯片。本實用新型提供的用于LED芯片上的復(fù)合結(jié)構(gòu)層，包括：位于芯片P型結(jié)構(gòu)層表面的電流擴散層，以及生長于電流擴散層上的電流阻擋層，電流阻擋層位于P型結(jié)構(gòu)層上的P型電極的正下方。本實用新型提供的用于LED芯片上的復(fù)合結(jié)構(gòu)層，能夠使P型電極端的電流擴散到P型電極正下方的P型結(jié)構(gòu)層上，使整個P型結(jié)構(gòu)層上均有電流通過，增加了電流的有效注入?yún)^(qū)域，提高了電流注入到有源層的均勻性，提高了芯片的出光效率及芯片的亮度。
【專利說明】
用于LED芯片上的復(fù)合結(jié)構(gòu)層及LED芯片
技術(shù)領(lǐng)域
[0001] 本實用新型涉及LED技術(shù)，尤其涉及一種用于LED芯片上的復(fù)合結(jié)構(gòu)層層及LED芯 片。
【背景技術(shù)】
[0002] 發(fā)光二極管作為一種能夠?qū)㈦娔苻D(zhuǎn)化為光能的半導(dǎo)體電子組件，因其具有高效、 節(jié)能、環(huán)保、壽命長等優(yōu)點，已被廣泛的應(yīng)有于顯示器、電視機采光裝飾、照明等領(lǐng)域。
[0003] 發(fā)光二極管芯片中由于不同層材料導(dǎo)電率的不同，當(dāng)P型電極端的電流密度過大 時，會導(dǎo)致垂直注入有源層的電流密度不均勻，發(fā)生電流擁堵現(xiàn)象。并且當(dāng)P型電極端的電 流密度過大時，垂直注入正對P型電極的P型結(jié)構(gòu)層上的電流密度也較大，會造成芯片的放 電擊穿現(xiàn)象。為避免以上現(xiàn)象發(fā)生，在發(fā)光二極管芯片的制作過程中，首先在正對P型電極 的P型結(jié)構(gòu)層上生長一層具有電流阻擋作用的薄膜，然后再在具有電流阻擋作用的薄膜上 及其他暴露的P型結(jié)構(gòu)層上蒸鍍一層具有電流擴散作用的薄膜，如圖1所示，這樣，能夠避免 P型電極端的電流垂直注入到P型結(jié)構(gòu)層上，降低電流擁堵現(xiàn)象的發(fā)生以及芯片的放電擊穿 現(xiàn)象。
[0004] 但是，由于在正對P型電極的P型結(jié)構(gòu)層上生長著一層具有電流阻擋作用的薄膜， 使得P型電極端的電流不能夠到達P型電極正下方的P型結(jié)構(gòu)層上，電流注入P型結(jié)構(gòu)層的有 效面積減少。 【實用新型內(nèi)容】
[0005] 本實用新型提供一種用于LED芯片上的復(fù)合結(jié)構(gòu)層，能夠使P型電極端的電流注入 到P型電極正下方的P型結(jié)構(gòu)層上，增大電流注入P型結(jié)構(gòu)層的面積。
[0006] 本實用新型提供的用于LED芯片上的復(fù)合結(jié)構(gòu)層，包括:位于芯片P型結(jié)構(gòu)層表面 的電流擴散層，以及生長于上述電流擴散層上的電流阻擋層，上述電流阻擋層位于上述P型 結(jié)構(gòu)層上的P型電極的正下方。
[0007] 進一步地，上述電流擴散層為IT0薄膜，上述電流阻擋層為Si02薄膜。
[0008] 進一步地，上述電流擴散層為IT0薄膜，上述電流阻擋層為A1N薄膜。
[0009] 進一步地，上述IT0薄膜通過蒸鍍工藝形成于上述P型結(jié)構(gòu)層表面；
[0010] 上述A1N薄膜通過如下方法形成:在位于上述P型電極正下方的上述IT0薄膜上蝕 刻出規(guī)則的凹坑，采用鍍膜工藝在上述凹坑內(nèi)覆蓋上述A1N薄膜，在上述A1N薄膜及暴露的 上述IT0薄膜上方通過蒸鍍工藝再形成一層IT0薄膜。
[0011] 進一步地，上述IT0薄膜的厚度介于200-2000A之間，上述A1N薄膜的厚度介于 :2〇-i〇(mA之間。
[0012] 進一步地，上述IT0薄膜的厚度為1200A，上述A1N薄膜的厚度為2〇〇Aw
[0013] 進一步地，上述P型電極正下方的上述IT0薄膜上方還包括一層蒸鍍形成的金膜。 [0014] 進一步地，上述金膜的厚度為500nm。
[0015] 本實用新型還提供一種LED芯片，包括:生長襯底、N型結(jié)構(gòu)層、有源層、P型結(jié)構(gòu)層、 用于LED芯片上的復(fù)合結(jié)構(gòu)層、P型電極，N型電極;其中，上述生長襯底上部從下至上依次生 長著上述N型結(jié)構(gòu)層、上述有源層、上述P型結(jié)構(gòu)層、上述復(fù)合結(jié)構(gòu)層;上述P型電極形成于上 述復(fù)合結(jié)構(gòu)層上;上述N型電極形成于暴露的上述N型結(jié)構(gòu)層上。
[0016] 本實用新型還提供一種LED芯片，包括:生長襯底、N型結(jié)構(gòu)層、有源層、P型結(jié)構(gòu)層、 用于LED芯片上的復(fù)合結(jié)構(gòu)層、P型電極，N型電極;其中，上述生長襯底上部從下至上依次生 長著上述N型結(jié)構(gòu)層、上述有源層、上述P型結(jié)構(gòu)層、上述復(fù)合結(jié)構(gòu)層;上述P型電極形成于上 述復(fù)合結(jié)構(gòu)層上部;上述N型電極形成于上述生長襯底下部。
[0017] 本實用新型提供的用于LED芯片上的復(fù)合結(jié)構(gòu)層，包括位于芯片P型結(jié)構(gòu)層表面的 電流擴散層，以及生長于電流擴散層上的電流阻擋層，電流阻擋層位于P型結(jié)構(gòu)層上的P型 電極的正下方。使電流阻擋層不直接生長在P型結(jié)構(gòu)層上，P型電極上的電流在經(jīng)過電流阻 擋層的阻擋作用之后向四周擴散并在電流擴散層的擴散作用下，能夠擴散到P型電極正下 方的P型結(jié)構(gòu)層上，這樣P型電極正下方的P型結(jié)構(gòu)層表面上均有電流通過。利用此復(fù)合結(jié) 構(gòu)層能夠增加電流的有效注入?yún)^(qū)域，提高電流注入到有源層的均勻性，提高芯片的出光效 率及芯片的亮度。
【附圖說明】
[0018] 圖1為現(xiàn)有技術(shù)中LED芯片的結(jié)構(gòu)示意圖；
[0019] 圖2為本實用新型實施例一提供的用于LED芯片上的復(fù)合結(jié)構(gòu)層的結(jié)構(gòu)示意圖；
[0020] 圖3為本實用新型提供的用于LED芯片的復(fù)合結(jié)構(gòu)層內(nèi)電流的流動方向示意圖；
[0021] 圖4為本實用新型實施例二提供的用于LED芯片上的復(fù)合結(jié)構(gòu)層的結(jié)構(gòu)示意圖； [0022]圖5為本實用新型實施例三提供的LED芯片的結(jié)構(gòu)示意圖；
[0023]圖6為本實用新型實施例四提供的LED芯片的結(jié)構(gòu)示意圖。
[0024] 附圖標(biāo)記說明：
[0025] 1:復(fù)合結(jié)構(gòu)層；
[0026] 11:電流擴散層；
[0027] 12:電流阻擋層；
[0028] 13:金膜；
[0029] 2 :P型結(jié)構(gòu)層；
[0030] 3:P型電極；
[0031] 4:生長襯底；
[0032] 5 :N型結(jié)構(gòu)層；
[0033] 6:有源層；
[0034] 7:N型電極。
【具體實施方式】
[0035] 為使本實用新型實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本實用新 型實施例中的附圖，對本實用新型實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描 述的實施例是本實用新型一部分實施例，而不是全部的實施例。基于本實用新型中的實施 例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于 本實用新型保護的范圍。
[0036]圖1為現(xiàn)有技術(shù)中LED芯片的結(jié)構(gòu)示意圖，如圖1所示，LED芯片包括:生長襯底4、N 型結(jié)構(gòu)層5、有源層6、P型結(jié)構(gòu)層2、復(fù)合結(jié)構(gòu)層1、P型電極3，N型電極7;其中，生長襯底4上部 從下至上依次生長著N型結(jié)構(gòu)層5、有源層6、P型結(jié)構(gòu)層2、復(fù)合結(jié)構(gòu)層1;P型電極3形成于復(fù) 合結(jié)構(gòu)層1上部;N型電極7形成于暴露的N型結(jié)構(gòu)層5上。由圖1可知，現(xiàn)有技術(shù)中的用于LED 芯片上的復(fù)合結(jié)構(gòu)層，包括形成于P型電極3正下方的P型結(jié)構(gòu)層2上的電流阻擋層12以及形 成于電流阻擋層12和其他暴露的P型結(jié)構(gòu)層2上的電流擴散層11。圖1中的箭頭指向示出P型 電極端電流的流動方向，如圖1中的箭頭所示，現(xiàn)有技術(shù)中的用于LED芯片上的復(fù)合結(jié)構(gòu)層， 由于電流阻擋層12直接形成于P型結(jié)構(gòu)層2上，使得P型電極3上的電流不能夠流入到電流阻 擋層12下方的P型結(jié)構(gòu)層2上，電流的有效注入面積減少。這樣就不利于提高電流注入有源 層的均勻性，提高LED芯片的出光效率及亮度。
[0037] 實施例一
[0038] 本實施例提供一種用于LED芯片上的復(fù)合結(jié)構(gòu)層，能夠使P型電極端的電流到達P 型電極正下方的P型結(jié)構(gòu)層上，增加電流的有效注入面積，提高電流注入到有源層的均勻 性，提尚芯片的出光效率。
[0039] 圖2為本實用新型實施例一提供的用于LED芯片上的復(fù)合結(jié)構(gòu)層的結(jié)構(gòu)示意圖，如 圖2所示，本實施例提供的用于LED芯片上的復(fù)合結(jié)構(gòu)層1，包括位于芯片P型結(jié)構(gòu)層2表面的 電流擴散層11，以及生長于電流擴散層11上的電流阻擋層12,電流阻擋層12位于P型結(jié)構(gòu)層 2上的P型電極3的正下方。
[0040] 具體地，電流擴散層11材料可選用I TO、ZnO、A1摻雜ZnO或Ga摻雜ZnO材料中的一種 或任意組合。
[0041 ] 電流阻擋層材料12可選用1&03、2抑2、1103、110 2、31必4、3102中的一種或任意組合。
[0042] 圖3為本實用新型提供的用于LED芯片的復(fù)合結(jié)構(gòu)層內(nèi)電流的流動方向示意圖。如 圖3所示，本實用新型提供的用于LED芯片上的復(fù)合結(jié)構(gòu)層，通過將電流阻擋層12生長于電 流擴散層11上，使得電流阻擋層12與P型結(jié)構(gòu)層2之間存在電流擴散層11，P型電極3上的電 流受到電流阻擋層12的阻擋作用后，在電流擴散層11的擴散作用下，能夠到達電流阻擋層 12正下方的電流擴散層11內(nèi)，進而注入到電流阻擋層12正下方的P型結(jié)構(gòu)層2上，以使整個P 型結(jié)構(gòu)層上均有電流注入，提高電流注入P型結(jié)構(gòu)層的有效面積，進而提高電流注入有源層 的均勻性，降低P型電極與P型結(jié)構(gòu)層之間的結(jié)溫，提高芯片的出光效率及芯片的亮度。
[0043] 優(yōu)選地，本實用新型提供的用于LED芯片上的復(fù)合結(jié)構(gòu)層，電流擴散層11為IT0薄 膜，電流阻擋層12為Si02薄膜。
[0044] IT0全稱indium tin oxide，主要成分是氧化銦錫。在厚度只有幾千埃的情況下， 具有高的導(dǎo)電性和良好的透光性，是作為電流擴散層的主要材料。
[0045] Si02因其具有高阻值、高熱導(dǎo)率、透光性較好等特點，是作為電流阻擋層的主要材 料。
[0046] 本實用新型提供的用于LED芯片上的復(fù)合結(jié)構(gòu)層，包括位于芯片P型結(jié)構(gòu)層表面的 電流擴散層，以及生長于電流擴散層上的電流阻擋層，電流阻擋層位于P型結(jié)構(gòu)層上的P型 電極的正下方。使電流阻擋層不直接生長在P型結(jié)構(gòu)層上，P型電極上的電流在經(jīng)過電流阻 擋層的阻擋作用之后向四周擴散并在電流擴散層的擴散作用下，電流能夠擴散到P型電極 正下方的P型結(jié)構(gòu)層上，這樣P型電極下的P型結(jié)構(gòu)層表面上均有電流通過。利用此復(fù)合結(jié)構(gòu) 層能夠增加電流的有效注入?yún)^(qū)域，提高電流注入到有源層的均勻性，提高芯片的出光效率 及芯片的亮度。
[0047] 實施例二
[0048]本實施例是對實施例一提供的用于LED芯片上的復(fù)合結(jié)構(gòu)層的具體說明。圖4為本 實用新型實施例二提供的用于LED芯片上的復(fù)合結(jié)構(gòu)層的結(jié)構(gòu)示意圖。
[0049]由于Si02晶體的質(zhì)量穩(wěn)定性較差，選用Si02薄膜作為電流阻擋層時，當(dāng)Si0 2薄膜的 厚度較薄時，Si〇2晶體中晶體缺陷密度較大，在P型電極端的電流密度較大時，Si02薄膜內(nèi)會 發(fā)生漏電現(xiàn)象，起不到電流的阻擋作用。若Si0 2薄膜厚度較厚時，能夠避免Si02薄膜內(nèi)發(fā)生 漏電現(xiàn)象，但Si〇2薄膜厚度較厚時，相應(yīng)的IT0薄膜電流擴展層的厚度也會相應(yīng)的增加，這 樣將不利于光從復(fù)合結(jié)構(gòu)層表面折射出來，降低芯片的出光效率。
[0050] 為解決上述技術(shù)問題，進一步地，本實用新型實施例二提供的用于LED芯片上的復(fù) 合結(jié)構(gòu)層，電流擴散層11為IT0薄膜，電流阻擋層12為A1N薄膜。
[0051] A1N薄膜具有高阻值、高熱導(dǎo)率、透光性及化學(xué)穩(wěn)定性均較好，將A1N薄膜用于LED 芯片上的復(fù)合結(jié)構(gòu)層制作過程中的電流阻擋層，可以有效的解決選用Si0 2薄膜作為電流阻 擋層時所存在的問題，并能提高芯片的ESD、IR等良率。
[0052]本實施例提供的用于LED芯片上的復(fù)合結(jié)構(gòu)層，包括:位于芯片P型結(jié)構(gòu)層表面的 電流擴散層，以及生長于上述電流擴散層上的電流阻擋層，上述電流阻擋層位于P型結(jié)構(gòu)層 上的P型電極的正下方，上述電流擴散層為IT0薄膜，上述電流阻擋層為A1N薄膜。本實施例 提供的用于LED芯片上的復(fù)合結(jié)構(gòu)層，不僅能夠使P型電極端的電流注入到P型電極正下方 的P型結(jié)構(gòu)層，提高電流的有效注入面積，還能夠避免因電流阻擋層較薄而造成的電流阻擋 層內(nèi)的漏電現(xiàn)象，以及因電流阻擋層較厚而造成的芯片出光效率較低的問題。
[0053] 進一步地，IT0薄膜11通過蒸鍍工藝形成于P型結(jié)構(gòu)層2表面；
[0054] A1N薄膜12通過如下方法形成:在位于P型電極3正下方的IT0薄膜11上蝕刻出規(guī)則 的凹坑，采用鍍膜工藝在上述凹坑內(nèi)覆蓋A1N薄膜12，在A1N薄膜12及暴露的IT0薄膜11上方 通過蒸鍍工藝再形成一層IT0薄膜11。
[0055] 通過以上方法，能夠保證P型電極正下方的電流阻擋層與P型結(jié)構(gòu)層之間存在一層 電流擴散層，P型電極端的電流能夠流入到P型電極正下方的P型結(jié)構(gòu)層，提高電流注入P型 結(jié)構(gòu)層的有效面積。
[0056] 進一步地，IT0薄膜11的厚度介于200-2000人之間，A1N薄膜1 2的厚度介于 20-1000A 之間。
[0057] 進一步地，IT0薄膜11的厚度為1200A，A1N薄膜12的厚度為200A。
[0058]進一步地，P型電極3正下方的IT0薄膜11上方還包括一層蒸鍍形成的金膜13。
[0059] 進一步地，上述金膜13的厚度為500nm。
[0060]下面以電流擴散層11為IT0薄膜，電流阻擋層12為A1N薄膜為例，具體說明該用于 LED芯片上的復(fù)合結(jié)構(gòu)層的制作過程。
[00611例如，LED芯片的尺寸為20um*35um時，A1N薄膜作為電子阻擋層時，其形狀為半徑 為0.5um的圓形，該用于LED芯片上的復(fù)合結(jié)構(gòu)層的制作過程包括如下步驟：
[0062] S1:將外延片（外延片從下至上依次包括生長襯底4、N型結(jié)構(gòu)層5、有源層6、P型結(jié) 構(gòu)層2)放入到清洗槽中，利用511溶液對其進行清洗，將清洗溫度控制在60°C，清洗時間為 60秒，清洗過后，利用純水進一步清洗，并利用甩干機在氮氣氣氛中加熱甩干，充分去除外 延片表面的臟污。
[0063] S2:將清洗過后的外延片放入到蒸鍍機內(nèi)，在外延片上的P型結(jié)構(gòu)層2表面蒸鍍一 層IT0薄膜11，其中，蒸鍍條件為溫度控制在300°C，利用電子濺射技術(shù)將IT0濺射到P型結(jié)構(gòu) 層2表面，并控制IT0薄膜11的厚度在900A。
[0064] S3:在IT0薄膜11上涂布光刻膠，并在溫度100°C下，對上述結(jié)構(gòu)硬烤90秒，使光刻 膠固定在IT0薄膜11表面，利用光刻技術(shù)將對應(yīng)P型電極3正下方的區(qū)域曝光，利用顯影液將 曝光的區(qū)域進行顯影并利用去離子水將此部分的光刻膠去除;將去膠過后的片子在顯微鏡 下檢查，查驗光刻膠是否去除干凈，并利用熱氮氣將其烘干;利用IT0蝕刻液對P型電極正下 方的IT0薄膜11進行刻蝕，在IT0薄膜11上刻蝕出規(guī)則的凹坑，并將凹坑深度控制在200A， 刻蝕過后，利用純水清洗，并利用熱氮氣將其烘干。
[0065] S4:利用PECVD設(shè)備，向其內(nèi)部通入A1C13與NH3，A1C13與NH 3經(jīng)過化學(xué)反應(yīng)生成A1N 薄膜12,厚度為30:0太，將步驟S3刻蝕形成的凹坑用A1N薄膜12覆蓋。
[0066] S5:去除IT0薄膜11上相應(yīng)的光刻膠以及光刻膠上的A1N薄膜，之后進行清洗并烘 干，烘干過后利用顯微鏡檢查是否有殘膠以及多余的A1N薄膜;再次利用蒸鍍機設(shè)備，在A1N 薄膜12及暴露的IT0薄膜11再蒸鍍一層IT0薄膜，厚度為300A。
[0067] S6:在IT0薄膜11上利用蒸鍍技術(shù)，在P型電極3正下方的IT0薄膜11上蒸鍍一層金 膜13,厚度為500nm〇
[0068] 實施例三
[0069] 本實施例還提供一種LED芯片，如圖5所示，該LED芯片包括:生長襯底4、N型結(jié)構(gòu)層 5、有源層6、P型結(jié)構(gòu)層2、用于LED芯片上的復(fù)合結(jié)構(gòu)層1、P型電極3，N型電極7;其中，生長襯 底4上部從下至上依次生長著N型結(jié)構(gòu)層5、有源層6、P型結(jié)構(gòu)層2、復(fù)合結(jié)構(gòu)層1 ;P型電極3 形成于復(fù)合結(jié)構(gòu)層1上部;N型電極7形成于暴露的N型結(jié)構(gòu)層5上。
[0070] 具體地，生長襯底選用藍寶石基底、Si、Sic中的一種或者其他合適的材料、N型結(jié) 構(gòu)層可以選用GaN或者其他合適的材料、有源層可以選用INGaN/GaN或者其他合適的材料、P 型結(jié)構(gòu)層可以選用GaN或者其他合適的材料，復(fù)合結(jié)構(gòu)層材料的選用如實施例一或二中描 述的一樣，此處不再贅述。需要說明的是，上述各層的材料選擇并不是對本實用新型的限 制，為了滿足生產(chǎn)需要，上述各層均可以選用其他合適的材料。
[0071] 本實用新型提供的LED芯片，包括用于LED芯片上的復(fù)合結(jié)構(gòu)層，不僅能夠避免因 P 型電極端的電流密度過大而造成電流擁堵現(xiàn)象，以及芯片的放電擊穿現(xiàn)象，還通過將電流 阻擋層不直接生長在P型結(jié)構(gòu)層上，而是生長在電流擴散層上，使P型電極端的電流能夠注 入到P型電極正下方的P型結(jié)構(gòu)層，提高電流注入到P型結(jié)構(gòu)層的有效注入面積，進一步提高 電流注入有源層的均勻性，提高芯片的出光效率以及芯片的亮度。
[0072] 實施例四
[0073]本實施例提供一種LED芯片，如圖6所示，該LED芯片包括:生長襯底4、N型結(jié)構(gòu)層5、 有源層6、P型結(jié)構(gòu)層2、用于LED芯片上的復(fù)合結(jié)構(gòu)層1、P型電極3，N型電極7;其中，生長襯底 4上部從下至上依次生長著N型結(jié)構(gòu)層5、有源層6、P型結(jié)構(gòu)層2、復(fù)合結(jié)構(gòu)層1;P型電極3形成 于復(fù)合結(jié)構(gòu)層1上部;N型電極7形成于生長襯底4下部。
[0074] 本實施例提供的LED芯片與上一實施例提供的LED芯片的主要區(qū)別僅在于芯片的 結(jié)構(gòu)不同。本實施例提供的LED芯片的各層結(jié)構(gòu)的材料選擇與上一實施例描述的一樣，此處 不贅述。
[0075] 本實施例提供的LED芯片，包括用于LED芯片上的復(fù)合結(jié)構(gòu)層，不僅能夠避免因P型 電極端的電流密度過大而造成電流擁堵現(xiàn)象，以及芯片的放電擊穿現(xiàn)象，還通過將電流阻 擋層不直接生長在P型結(jié)構(gòu)層上，而是生長在電流擴散層上，使P型電極端的電流能夠注入 到P型電極正下方的P型結(jié)構(gòu)層，提高電流注入到P型結(jié)構(gòu)層的有效注入面積，進一步提高電 流注入有源層的均勻性，提高芯片的出光效率以及芯片的亮度。
[0076] 最后應(yīng)說明的是：以上各實施例僅用以說明本實用新型的技術(shù)方案，而非對其限 制;盡管參照前述各實施例對本實用新型進行了詳細的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng) 理解:其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部 技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本實用新 型各實施例技術(shù)方案的范圍。
【主權(quán)項】
1. 一種用于LED芯片上的復(fù)合結(jié)構(gòu)層，其特征在于，包括： 位于芯片P型結(jié)構(gòu)層表面的電流擴散層，以及生長于所述電流擴散層上的電流阻擋層， 所述電流阻擋層位于所述P型結(jié)構(gòu)層上的P型電極的正下方。2. 根據(jù)權(quán)利要求1所述的用于LED芯片上的復(fù)合結(jié)構(gòu)層，其特征在于，所述電流擴散層 為ITO薄膜，所述電流阻擋層為Si02薄膜。3. 根據(jù)權(quán)利要求1所述的用于LED芯片上的復(fù)合結(jié)構(gòu)層，其特征在于，所述電流擴散層 為ITO薄膜，所述電流阻擋層為A1N薄膜。4. 根據(jù)權(quán)利要求3所述的用于LED芯片上的復(fù)合結(jié)構(gòu)層，其特征在于，所述ITO薄膜通過 蒸鍍工藝形成于所述P型結(jié)構(gòu)層表面;所述ITO薄膜的位于所述P型電極正下方的部位內(nèi)包 裹有所述A1N薄膜。5. 根據(jù)權(quán)利要求3或4所述的用于LED芯片上的復(fù)合結(jié)構(gòu)層，其特征在于，所述ITO薄膜 的厚度介于200-2000A之間，所述A1N薄膜的厚度介于20-1000A之間。6. 根據(jù)權(quán)利要求5所述的用于LED芯片上的復(fù)合結(jié)構(gòu)層，其特征在于，所述ITO薄膜的厚 度為120.0人，所述A1N薄膜的厚度為20M。7. 根據(jù)權(quán)利要求3或4所述的用于LED芯片上的復(fù)合結(jié)構(gòu)層，其特征在于，所述P型電極 正下方的所述ΙΤ0薄膜上方還包括一層蒸鍍形成的金膜。8. 根據(jù)權(quán)利要求7所述的用于LED芯片上的復(fù)合結(jié)構(gòu)層，其特征在于，所述金膜的厚度 為500nm。9. 一種LED芯片，其特征在于，包括:生長襯底、N型結(jié)構(gòu)層、有源層、P型結(jié)構(gòu)層、如權(quán)利 要求1-8任一項所述的用于LED芯片上的復(fù)合結(jié)構(gòu)層、P型電極，N型電極;其中，所述生長襯 底上部從下至上依次生長著所述N型結(jié)構(gòu)層、所述有源層、所述P型結(jié)構(gòu)層、所述復(fù)合結(jié)構(gòu) 層；所述P型電極形成于所述復(fù)合結(jié)構(gòu)層上部；所述N型電極形成于暴露的所述N型結(jié)構(gòu)層 上。10. -種LED芯片，其特征在于，包括:生長襯底、N型結(jié)構(gòu)層、有源層、P型結(jié)構(gòu)層、如權(quán)利 要求1-8任一項所述的用于LED芯片上的復(fù)合結(jié)構(gòu)層、P型電極，N型電極;其中，所述生長襯 底上部從下至上依次生長著所述N型結(jié)構(gòu)層、所述有源層、所述P型結(jié)構(gòu)層、所述復(fù)合結(jié)構(gòu) 層;所述P型電極形成于所述復(fù)合結(jié)構(gòu)層上部;所述N型電極形成于所述生長襯底下部。
【文檔編號】H01L33/14GK205595361SQ201620128083
【公開日】2016年9月21日
【申請日】2016年2月18日
【發(fā)明人】焦建軍, 周德保, 康建, 梁旭東
【申請人】圓融光電科技股份有限公司