開關電容電路的制作方法

專利名稱：開關電容電路的制作方法
技術(shù)領域：
本發(fā)明涉及降低了消耗功率的開關電容電路。
背景技術(shù)：
開關電容電路大多用作離散系統(tǒng)的電路要件，并且被應用于濾波器、比較器、模擬 /數(shù)字轉(zhuǎn)換器、數(shù)字/模擬轉(zhuǎn)換器等。另外，開關電容電路主要通過與運算放大器組合來構(gòu)成。圖25是示出了應用了開關電容電路102的正相積分電路100的構(gòu)成的圖。如圖 2所示，開關電容電路102通過對取樣模式和積分模式進行切換來動作，該取樣模式通過使時鐘信號Φ1為高電平并使時鐘信號Φ2為低電平以使開關SW1、SW3成為導通狀態(tài)而使開關SW2、SW4成為截止狀態(tài)，使電容器Cl保持與輸入電壓VIN相對應的電荷，而該積分模式通過使時鐘信號Φ1為低電平并使時鐘信號6 2為高電平以使開關511、513成為截止狀態(tài)而使開關SW2、SW4成為導通狀態(tài)，將電容器Cl所取樣的電荷提供給電容器C2來進行積分。但是，應用了開關電容電路的系統(tǒng)中運算放大器的消耗功率相對于模擬/數(shù)字轉(zhuǎn)換器、數(shù)字/模擬轉(zhuǎn)換器等的系統(tǒng)整體的消耗功率占有較大的比例。由此，為了使系統(tǒng)整體成為低功耗的，運算放大器的消耗功率的降低是非常有效的。然而，成為低功耗與電路性能之間存在折中(tradeoff)關系，并且僅單純地減少在運算放大器中流動的電流，可能會引起系統(tǒng)的性能惡化。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種開關電容電路，能夠在避免系統(tǒng)的性能惡化的同時，降低系統(tǒng)的消耗功率。本發(fā)明的一種方式是一種開關電容電路，具備電容器；分別設置在所述電容器的輸入側(cè)和輸出側(cè)的開關元件；接收所述電容器的輸出的元件；以及根據(jù)所述開關元件的至少一個的通斷狀態(tài)，對提供給所述元件的電流值進行切換的電流控制電路。這里，優(yōu)選地，所述電流控制電路包括根據(jù)用于控制所述開關元件的至少一個的通斷的控制信號，對電流鏡比進行切換的電流鏡電路。另外，優(yōu)選地，所述元件是運算放大器。特別優(yōu)選地，所述元件是多個運算放大器。根據(jù)本發(fā)明，可以提供一種開關電容電路，能夠在避免系統(tǒng)的性能惡化的同時，降低系統(tǒng)的消耗功率。


圖1是示出了本發(fā)明實施方式中的正相積分電路的構(gòu)成的圖。圖2是示出了本發(fā)明實施方式中的時鐘的定時圖的圖。圖3是示出了本發(fā)明實施方式中的正相積分電路的動作的圖。圖4是示出了本發(fā)明實施方式中的正相積分電路的動作的圖。
圖5是示出了本發(fā)明實施方式中的逆相積分電路的構(gòu)成的圖。圖6是示出了本發(fā)明實施方式中的逆相積分電路的動作的圖。圖7是示出了本發(fā)明實施方式中的逆相積分電路的動作的圖。圖8是示出了本發(fā)明實施方式中的非反相放大器的構(gòu)成的圖。圖9是示出了本發(fā)明實施方式中的非反相放大器的動作的圖。圖10是示出了本發(fā)明實施方式中的非反相放大器的動作的圖。圖11是示出了本發(fā)明實施方式中的取樣保持電路的構(gòu)成的圖。圖12是示出了本發(fā)明實施方式中的取樣保持電路的動作的圖。圖13是示出了本發(fā)明實施方式中的取樣保持電路的動作的圖。圖14是示出了本發(fā)明實施方式中的單位增益取樣電路的構(gòu)成的圖。圖15是示出了本發(fā)明實施方式中的單位增益取樣電路的動作的圖。圖16是示出了本發(fā)明實施方式中的單位增益取樣電路的動作的圖。圖17是示出了本發(fā)明實施方式中的△ Σ調(diào)制方式模擬/數(shù)字轉(zhuǎn)換器的構(gòu)成的圖。圖18是示出了本發(fā)明實施方式中的Δ Σ調(diào)制電路的構(gòu)成的圖。圖19是示出了本發(fā)明實施方式中的Δ Σ調(diào)制電路的構(gòu)成的圖。圖20是示出了本發(fā)明實施方式中的Δ Σ調(diào)制電路的動作的圖。圖21是示出了本發(fā)明實施方式中的Δ Σ調(diào)制電路的動作的圖。圖22是示出了本發(fā)明實施方式中的電流限制電路的構(gòu)成的圖。圖23是示出了本發(fā)明實施方式中的電流限制電路的構(gòu)成的圖。圖M是示出了本發(fā)明實施方式中的電流限制電路的動作的定時圖。圖25是示出了現(xiàn)有的正相積分電路的構(gòu)成的圖。符號說明100正相積分電路102開關電容電路200正相積分電路202開關電容電路204運算放大器206電容器300逆相積分電路300積分電路302開關電容電路400非反相放大器402開關電容電路500取樣保持電路502開關電容電路505單位增益取樣電路507開關電容電路600數(shù)字轉(zhuǎn)換器
602 Δ Σ調(diào)制電路604數(shù)字濾波器606正相積分電路606、608正相積分電路610比較器612觸發(fā)器700電流限制電路702基準電流產(chǎn)生電路704電流控制電路706運算放大器708電流控制電路
具體實施例方式〈正相積分電路〉如圖1所示，本實施方式中的正相積分電路200被構(gòu)成為包括開關電容電路 202、運算放大器204和電容器206。開關電容電路202被構(gòu)成為包括開關SWl SW4和電容器Cl。開關SWl根據(jù)時鐘信號Φ1，對輸入電壓VIN的輸入端子與電容器Cl的第一端子的連接進行通斷。開關SW2 根據(jù)時鐘信號Φ2，對電容器Cl的第一端子與接地的連接進行通斷。開關SW3根據(jù)時鐘信號Φ1，對電容器Cl的第二端子與接地的連接進行通斷。開關SW4根據(jù)時鐘信號Φ2，對運算放大器的反相輸入端子(_)與電容器Cl的第二端子的連接進行通斷。運算放大器204和電容器206構(gòu)成積分電路。也就是，運算放大器204的非反相輸入端子(+)接地，并且反相輸入端子(_)與輸出端子通過電容器206連接。由此，對從開關電容電路202輸入到反相輸入端子(-)的信號進行積分，將其作為輸出電壓VOUT從輸出端子輸出。正相積分電路200被構(gòu)成為通過四個開關(SWl SW4)來控制取樣模式和積分模式。如圖2的時鐘定時圖所示，Φ1與Φ 2是并不相互重合的兩相時鐘。在取樣模式下，時鐘Φ1變?yōu)楦唠娖揭允筍W1、SW3導通，而時鐘(]5 2變?yōu)榈碗娖揭允?12、514截止。此時，如圖3所示，正相積分電路200變?yōu)橛呻娙萜鰿l對輸入電壓VIN進行取樣的取樣狀態(tài)。接下來，使時鐘Φ1變?yōu)榈碗娖揭允筍W1、SW3截止，使時鐘Φ2變?yōu)楦唠娖揭允?Sff2, SW4導通。此時，如圖4所示，正相積分電路200變?yōu)閷﹄娙萜鰿l所取樣的電壓進行積分的積分模式。對于正相積分電路200的傳遞特性，當將時刻t為t = ηΤ(η = 1、2、3……；T =時鐘周期)時的輸入電壓和輸出電壓分別設為VIN(nT)、VOUT(ηΤ)時，根據(jù)電荷守恒定律，數(shù)式(1)的差分方程式成立。(數(shù)式1)-C2*V0UT (nT) = _C2*V0UT((n_l)Τ)_C1*VIN((n_l)Τ)…(1)這里，當將VIN(nT) ,VOUT (nT)的Z變換分別設為VIN(Z) ,VOUT(Z)時，上述數(shù)式的 Z變換由數(shù)式(2)來表達。
(數(shù)式2)-C2*V0UT (Z) = -C2*Z_1*V0UT (Z) _C1*Z-1*VIN(Z)... (2)^T1 延遲運算符對上述數(shù)式進行整理，傳遞函數(shù)H(Z)由數(shù)式(3)來表達。(數(shù)式3)H(Z) = VOUT (Z)/VIN(Z) = (C1/C2) (H1)…(3)在積分模式下，由于必須在時鐘Φ 1和Φ2的半周期內(nèi)完成積分動作(必須對電容器206的電容進行充放電)，因此需要較多的電流。另一方面，在取樣模式下，由于如能保持運算放大器204的輸出電壓VOUT即可，運算放大器204所需的電流與積分模式相比可以較少。在現(xiàn)有的運算放大器中，根據(jù)為了維持性能而使電流達到所需的值的狀態(tài)(這里，積分模式下所需的電流)，在取樣模式和積分模式中使電流不變。也就是，盡管在取樣模式下以電流較少的狀態(tài)進行動作，也使其變?yōu)榕c積分模式相同的電流設定，在取樣模式下存在過剩電流。正相積分電路200由于根據(jù)時鐘Φ1、Φ2的動作定時反復進行取樣/積分，據(jù)此， 可以使運算放大器204中流動的電流發(fā)生變化。由此，在正相積分電路200中，在時鐘Φ1、 Φ2的高/低電平期間對運算放大器204中流動的電流進行切換。即，在取樣模式下，將對運算放大器204的提供電流設定為較少，而在積分模式下，使對運算放大器204的提供電流返回到通常值。由此，能夠在不使電路性能發(fā)生惡化的同時，降低電路整體上的消耗功率?！茨嫦喾e分電路〉如圖5所示，本實施方式中的逆相積分電路300被構(gòu)成為包括開關電容電路 302、運算放大器204和電容器206。盡管開關電容電路302與正相積分電路200的開關電容電路202具有相同的構(gòu)成，但是施加到開關電容電路302所包括的開關SW1、SW2上的時鐘ΦΙ、Φ2是不同的。開關電容電路302被構(gòu)成為包括開關SWl SW4和電容器Cl。開關SWl根據(jù)時鐘信號Φ2，對輸入電壓VIN的輸入端子與電容器Cl的第一端子的連接進行通斷。開關SW2 根據(jù)時鐘信號Φ 1，對電容器Cl的第一端子與接地的連接進行通斷。開關SW3根據(jù)時鐘信號Φ1，對電容器Cl的第二端子與接地的連接進行通斷。開關SW4根據(jù)時鐘信號Φ2，對運算放大器的反相輸入端子(_)與電容器Cl的第二端子的連接進行通斷。逆相積分電路300被構(gòu)成為通過四個開關(SWl SW4)來控制取樣模式和積分模式。如圖2的時鐘定時圖所示，Φ1與Φ 2是并不相互重合的兩相時鐘。在取樣模式下，時鐘信號Φ1變?yōu)楦唠娖揭允筍W2、SW3導通，而時鐘信號Φ 2變?yōu)榈碗娖揭允筍Wl、SW4截止。 此時，如圖6所示，積分電路300變?yōu)榫S持電容器Cl的充電電壓的取樣狀態(tài)。接下來，使時鐘Φ1變?yōu)榈碗娖揭允筍W2、SW3截止，使時鐘Φ2變?yōu)楦唠娖揭允?SffU SW4導通。此時，如圖7所示，積分電路300變?yōu)閷⑼ㄟ^電容器Cl對輸入電壓VIN取樣后的電壓提供給運算放大器的積分模式。對于積分電路300的傳遞特性，當將時刻t為t = nT(n = 1、2、3……；T =時鐘周期)時的輸入電壓和輸出電壓分別設為VIN(nT)、V0UT(nT)時，根據(jù)電荷守恒定律，數(shù)式⑷ 的差分方程式成立。
(數(shù)式 4) -C2*V0UT (nT) _C1*VIN(nT) = _C2*V0UT ((η_1) Τ)... (4)這里，當將VIN(nT) ,VOUT (nT)的Z變換分別設為VIN(Z) ,VOUT(Z)時，上述數(shù)式的 Z變換由數(shù)式(5)來表達。(數(shù)式δ)-C2*V0UT (Z) _C1*VIN(Z) = -C2*Z_1*V0UT (Z)... (5)^T1 延遲運算符對上述數(shù)式進行整理，傳遞函數(shù)H(Z)由數(shù)式(6)來表達。(數(shù)式6)H(Z) = VOUT (Z)/VIN (Z) = - (C1/C2) *1/(1—Z-1)…(6)在逆相積分電路300中，由于根據(jù)時鐘Φ 1、Φ 2的動作定時反復進行取樣/積分， 據(jù)此，可以使運算放大器204中流動的電流發(fā)生變化。由此，在積分電路300中，在時鐘Φ 1、 Φ2的高/低電平期間對電流進行切換。即，在取樣模式下，將對運算放大器204的提供電流設定為較少，而在積分模式下，使對運算放大器204的提供電流返回到通常值。由此，能夠在不使電路性能發(fā)生惡化的同時，降低電路整體上的消耗功率?！捶欠聪喾糯笃鳌等鐖D8所示，本實施方式中的非反相放大器400被構(gòu)成為包括開關電容電路402 和運算放大器204。開關電容電路402被構(gòu)成為包括開關SWl SW3和電容器Cl、C2。開關SWl根據(jù)時鐘信號Φ 1，對輸入電壓VIN的輸入端子與電容器Cl的第一端子的路徑進行通斷。開關SW2根據(jù)時鐘信號Φ2，對向電容器Cl的第一端子的動作公共電壓VC的提供路徑進行通斷。開關SW3根據(jù)時鐘信號Φ 1，對電容器C2的兩個端子間的連接進行通斷。電容器Cl的第二端子與運算放大器204的反相輸入端子(_)連接。另外，電容器 C2的第一端子與運算放大器204的反相輸入端子(_)連接，并且其第二端子與運算放大器的輸出端子連接。向運算放大器204的非反相輸入端子(+)提供動作公共電壓VC。非反相放大器400被構(gòu)成為通過三個開關(SWl SW;3)來控制取樣模式和放大模式。如圖2的時鐘定時圖所示，Φ1與Φ 2是并不相互重合的兩相時鐘。在取樣模式下，時鐘Φ1變?yōu)楦唠娖揭允筍W1、SW3導通，而時鐘Φ2變?yōu)榈碗娖揭允筍W2截止。此時，如圖 9所示，正相積分電路200在該模式下輸出電壓VOUT = Vx 動作公共電壓VC (X點處的電壓)，由于電容器Cl的端子間電壓變?yōu)檩斎腚妷篤IN-公共電壓VC，所以其追隨于輸入電壓 VIN。接下來，使時鐘Φ1變?yōu)榈碗娖揭允筍W1、SW3截止，使時鐘Φ2變?yōu)楦唠娖揭允?SW2導通。此時，如圖10所示，正相積分電路200變?yōu)閷﹄娙萜鰿l所取樣的電壓進行放大的放大模式。此時，盡管電容器Cl的第一端子的電壓VP( = P點處的電壓)從電壓VINO+動作公共電壓VC(VIN0 取樣模式下的電容器Cl的最終端子間電壓)向動作公共電壓VC轉(zhuǎn)移， 但是由于運算放大器204的較高增益，電容器Cl的第二端子X的節(jié)點(node)變?yōu)樘摂M接地，并且在電容器Cl中保存有電荷。由此，按照使輸出電壓VOUT等于將電容器Cl的端子間電壓VINO電壓增益C1/C2倍的電壓的方式通過運算放大器來進行充電，輸出電壓VOUT變?yōu)檩敵鲭妷篤OUT= (C1/C2)XVIN0+VC。然后，保持該電壓，并可以進行下一階段的處理。根據(jù)這些動作，電路的最終電壓可以與電壓VINO同極性，且可以取得運算放大器 204的動作范圍內(nèi)的任意增益。另外，如果在從取樣模式向放大模式轉(zhuǎn)移時，按照使開關 SW3比開關SWl稍早一點成為截止的方式來控制時鐘定時，則能夠大幅緩和由于開關而造成的電荷注入(charge injection)的影響。在放大模式下，由于必須在時鐘的半周期內(nèi)輸出與輸入電壓和電路的電壓增益 (C1/C2)相對應的電壓(必須對電容器C2的電容進行充電)，因此需要較多的電流。另一方面，由于在取樣模式下使運算放大器204的反相輸入端子(-)與輸出端子短路，并且僅維持動作公共電壓VC，運算放大器204所需的電流與放大模式相比可以較少。由此，在本實施方式中的非反相放大器400中，由于反復進行根據(jù)時鐘Φ 1、Φ2的動作定時的取樣/放大，據(jù)此，可以使運算放大器204中流動的電流發(fā)生變化。在本實施方式中，通過在時鐘ΦΙ、Φ2的高/低電平期間對電流進行切換(在取樣模式下將電流設定為較少，而在放大模式下設定為通常電流)，能夠在不使電路性能發(fā)生惡化的同時，降低電路整體上的消耗功率?！慈颖３蛛娐贰等鐖D11所示，本實施方式中的取樣保持電路500被構(gòu)成為包括開關電容電路 502和運算放大器204。開關電容電路502被構(gòu)成為包括開關SWl SW3和電容器Cl。開關SWl根據(jù)時鐘信號Φ1，對輸入電壓VIN的輸入端子與電容器Cl的第一端子的路徑進行通斷。開關SW2 根據(jù)時鐘信號Φ2，對電容器Cl的第一端子與運算放大器204的輸出端子的路徑進行通斷。 開關SW3根據(jù)時鐘信號Φ 1，對電容器Cl的第二端子與運算放大器204的輸出端子的路徑進行通斷。電容器Cl的第二端子與運算放大器204的反相輸入端子(_)連接。運算放大器 204的非反相輸入端子(+)接地。在取樣模式下，時鐘Φ1變?yōu)楦唠娖揭允筍W1、SW3導通，而時鐘Φ2變?yōu)榈碗娖揭允筍W2截止。此時，如圖12所示，取樣保持電路500變?yōu)槿幽Ｊ?。接下來，使時鐘Φ1變?yōu)榈碗娖揭允筍W1、SW3截止，使時鐘Φ 2變?yōu)楦唠娖揭允筍W2導通。此時，如圖13所示，取樣保持電路500變?yōu)楸３帜Ｊ?。同樣地，在本實施方式中的取樣保持電?00中，由于反復進行根據(jù)時鐘Φ1、Φ2 的動作定時的取樣/保持，據(jù)此，可以使運算放大器204中流動的電流發(fā)生變化。在本實施方式中，通過在取樣模式下將電流設定為較少，而在保持模式下設定為通常電流，能夠在不使電路性能發(fā)生惡化的同時，降低電路整體上的消耗功率?！磫挝辉鲆嫒与娐贰等鐖D14所示，本實施方式中的單位增益(unity gain)取樣電路505被構(gòu)成為包括開關電容電路507和運算放大器204。開關電容電路507被構(gòu)成為包括開關SWl SW4和電容器Cl、C2。開關SWl根據(jù)時鐘信號Φ 1，對輸入電壓VIN的輸入端子與電容器Cl的第一端子的路徑進行通斷。開關SW2根據(jù)時鐘信號Φ2，對電容器Cl的第二端子與運算放大器204的反相輸入端子(-) 的路徑進行通斷。開關SW3根據(jù)時鐘信號Φ 1，對電容器Cl的第二端子與接地端子的路徑進行通斷。開關SW4根據(jù)時鐘信號Φ 2，對電容器Cl的第一端子與運算放大器204的輸出端子的路徑進行通斷。運算放大器204的反相輸入端子㈠通過電容器C2與運算放大器204的輸出端子連接。另外，運算放大器204的非反相輸入端子(+)接地。在取樣模式下，時鐘Φ1變?yōu)楦唠娖揭允筍W1、SW3導通，而時鐘Φ 2變?yōu)榈碗娖揭允筍W2、SW4截止。此時，如圖15所示，單位增益取樣電路505變?yōu)槿幽Ｊ?。接下來，使時鐘Φ1變?yōu)榈碗娖揭允筍W1、SW3截止，使時鐘Φ 2變?yōu)楦唠娖揭允筍W2導通。此時，如圖16 所示，單位增益取樣電路505變?yōu)楸３帜Ｊ健Ｍ瑯拥?，在本實施方式中的單位增益取樣電?05中，由于反復進行根據(jù)時鐘 Φ 1、Φ 2的動作定時的取樣/保持，據(jù)此，可以使運算放大器204中流動的電流發(fā)生變化。 在本實施方式中，通過在取樣模式下將電流設定為較少，而在保持模式下設定為通常電流， 能夠在不使電路性能發(fā)生惡化的同時，降低電路整體上的消耗功率。< Δ Σ調(diào)制方式模擬/數(shù)字轉(zhuǎn)換器>如圖17所示，本實施方式中的Δ Σ調(diào)制方式模擬/數(shù)字轉(zhuǎn)換器600被構(gòu)成為包括對模擬信號進行量化的△ Σ調(diào)制電路(模擬電路)602、以及對量化后的低比特數(shù)據(jù)進行處理并輸出數(shù)字信號的數(shù)字濾波器(數(shù)字電路)604。執(zhí)行模擬處理的△ Σ調(diào)制電路602 通過使用以與信號頻率相比相當高的頻率來進行取樣的被稱為“過取樣技術(shù)”、以及使量化噪聲具有頻率特性(將量化噪聲向信號頻帶外推)且使噪聲分布發(fā)生改變的被稱為“噪聲成形(shaping)技術(shù)”的這兩個高精度化技術(shù)，來減少信號頻帶內(nèi)的量化噪聲。接下來，用于執(zhí)行數(shù)字處理的后面階段的數(shù)字濾波器604去除信號頻帶外量化噪聲，并完成高分辨率 A/D轉(zhuǎn)換。Δ Σ調(diào)制電路602，如圖18所示，能夠應用低消耗功率開關電容電路的Δ Σ調(diào)制電路并不依賴于環(huán)路濾波器的構(gòu)成(前饋型、反饋型、級聯(lián)型)、傳遞特性(低通型、帶通型)、濾波次數(shù)、量化電平(單比特、多比特)，而在一切系統(tǒng)中均可對應。在本實施方式中， 作為△ Σ調(diào)制電路602的構(gòu)成，舉出了使其成為使用了兩個開關電容電路的二次分布式反饋型的，并且將量化電平設為1比特的例子。對于輸入電壓，向前傳遞的二次積分作用(Ζ—71-Ζ-1)2與基于反饋的二次微分作用(1-Ζ—1)2得到發(fā)揮，輸入電壓X變?yōu)檩斎腚妷篨 =輸出電壓Υ(省略延遲運算符Ζ—1)。 對于由于量化所產(chǎn)生的量化噪聲Q，由于僅基于反饋的二次微分作用得到發(fā)揮，其變?yōu)?(I-Z^1)2XQ0由此，電路整體的傳遞特性變?yōu)閅 = X+(I-Z^1)2X Q0將對動作原理進行說明。將輸入電壓X通過兩個積分器輸入到1比特量化器。量化器判定從第二積分器輸出的信號為正/負，并輸出1比特的輸出電壓Y。該輸出電壓Y的二值(1，0)表示正/負的全刻度(full scale)值，在將其輸出到后面階段的數(shù)字濾波器的同時，通過1比特D/A轉(zhuǎn)換器將其作為反相信號反饋到各積分器的輸入。該反相信號與各積分器的輸入電壓相加，并成為下一次取樣信號的輸入。如圖19所示，Δ Σ調(diào)制電路602可以被構(gòu)成為包括正相積分電路606、608、比較器 610 和觸發(fā)器(flip-flop) 612。正相積分電路606、608分別具有與圖1所示的正相積分電路200相同的構(gòu)成，并被構(gòu)成為包括開關電容電路。
正相積分電路606被構(gòu)成為通過四個開關(SWl SW4)來控制取樣模式和積分模式。正相積分電路608被構(gòu)成為通過四個開關(SW5 SW8)來控制取樣模式和積分模式。 如圖2的時鐘定時圖所示，Φ1與Φ 2是并不相互重合的兩相時鐘。在取樣模式下，時鐘Φ 1 變?yōu)楦唠娖揭允筍W1、SW3、SW5、SW7導通，而時鐘Φ 2變?yōu)榈碗娖揭允筍W2、SW4、SW6、SW8截止。此時，如圖20所示，正相積分電路606、608分別變?yōu)橛呻娙萜鰿l、C3對輸入電壓進行取樣的取樣狀態(tài)。接下來，使時鐘61變?yōu)榈碗娖揭允?11、513、515、517截止，使時鐘Φ 2 變?yōu)楦唠娖揭允筍W2、SW4、SW6、SW8導通。此時，如圖21所示，正相積分電路606、608分別變?yōu)閷﹄娙萜鰿l、C3所取樣的電壓進行積分的積分模式。比較器610在非反相輸入端子⑴處接收來自正相積分電路608的輸出信號，并且輸出其與施加到反相輸入端子(_)上的電壓的差分相對應的信號。觸發(fā)器612接收來自比較器610的輸出信號，并且與時鐘Φ 1從低電平向高電平變化的定時同步地保持來自比較器610的輸出信號，并輸出該值。這里，正相積分電路606、608由于根據(jù)時鐘ΦΙ、Φ 2的動作定時反復進行取樣/ 積分，據(jù)此，可以使正相積分電路606、608中所包括的運算放大器中流動的電流發(fā)生變化。 在正相積分電路606、608中，在時鐘Φ1、Φ2的高/低電平期間對電流進行切換。S卩，在取樣模式下，將對正相積分電路606、608中所包括的運算放大器的提供電流設定為較少，而在積分模式下，使對正相積分電路606、608中所包括的運算放大器的提供電流返回到通常值。由此，能夠在不使電路性能發(fā)生惡化的同時，降低電路整體上的消耗功率。特別地，如本實施方式中的Δ Σ調(diào)制方式模擬/數(shù)字轉(zhuǎn)換器600那樣，在包括多個正相積分電路606、608的情況下，能夠大幅地降低消耗功率。另外，盡管這里將包括多個正相積分電路606、608的Δ Σ調(diào)制方式模擬/數(shù)字轉(zhuǎn)換器600作為示例進行了說明，但是在包括多個包含上述開關電容電路的正相積分電路、 逆相積分電路、非反相放大器、取樣保持電路、單位增益取樣電路等電路的情況下，降低消耗功率的效果會變大。另外，在上述本實施方式中的各電路中，作為兩相時鐘的替代，可以使用能夠?qū)Ω鏖_關獨立進行控制的四相時鐘，并且可以通過進行適當?shù)亩〞r設定，來提高積分器的性能。 在這種情況下，可以通過根據(jù)時鐘的切換來對向電路中所包括的元件的提供電流進行切換，從而降低消耗功率。〈電流限制電路〉在上述本實施方式的電路中，需要根據(jù)時鐘Φ 1、Φ2的高/低電平的切換，對元件中流動的電流進行切換的電流限制電路。以下，將說明該電流限制電路。如圖22所示，電流限制電路700被構(gòu)成為包括基準電流產(chǎn)生電路702、電流控制電路704和運算放大器706。基準電流產(chǎn)生電路702生成提供給電流控制電路704的基準電流。電流控制電路704具有根據(jù)時鐘Φ 1對基準電流產(chǎn)生電路702所生成的基準電流進行開關控制，并且對向運算放大器706的提供電流進行切換的功能。圖22的電流限制電路 700被構(gòu)成為通過P溝道晶體管來執(zhí)行電流控制。運算放大器706是根據(jù)開關電容電路的時鐘而受到電流限制的元件。根據(jù)來自電流控制電路704的提供電流，對運算放大器706 中流動的電流進行增減。例如，使由基準電流產(chǎn)生電路702生成的基準電流為I，使N溝道晶體管Mil、M12的電流鏡(current mirror)比為Mil M12 = 1 1。電流控制電路704中所包括的P 溝道晶體管M31、M32、M33具有作為受到時鐘Φ 1控制的開關的功能。P溝道晶體管Μ31、 Μ32、Μ33在時鐘Φ 1為高電平時截止，而在低電平時導通。時鐘Φ IB是與時鐘Φ 1逆相位的時鐘信號。另外，使P溝道晶體管ΜΡ1、ΜΡ2、ΜΡ3的晶體管尺寸、重數(shù)(multi-number)相等。使電流控制電路704中所包括的N溝道晶體管麗1與運算放大器706中所包括的N溝道晶體管M5的電流鏡比為麗1 M5 = l 2。使運算放大器中包括的P溝道晶體管M3、 M4的晶體管尺寸、重數(shù)相等，并且使P溝道晶體管M3、M6和M4、M7的電流鏡比為M3 M6 =M4 M7=l 1。另夕卜，使N溝道晶體管M8、M9的電流鏡比為M8 M9 = 1 1。在這樣的電路構(gòu)成中，將由基準電流產(chǎn)生電路702生成的基準電流I提供給電流控制電路704。在時鐘Φ 1為高電平的情況下，電流控制電路704中所包括的P溝道晶體管Μ31 變?yōu)榻刂範顟B(tài)，Μ32、Μ33變?yōu)閷顟B(tài)，并且MPl變?yōu)槎O管接法的狀態(tài)。此時，P溝道晶體管ΜΡ1、ΜΡ2的柵極-漏極間被短路，對于P溝道晶體管ΜΡ1、ΜΡ2的整體，流過電流I。該狀態(tài)等價于P溝道晶體管MPl和ΜΡ2與P溝道晶體管ΜΡ3構(gòu)成電流鏡電路。電流鏡比變?yōu)?2 1，0.51的電流流到P溝道晶體管ΜΡ3。由于N溝道晶體管麗1與運算放大器706的N 溝道晶體管Μ5的電流鏡比為1 2，電流I流到晶體管Μ5。由于P溝道晶體管Μ3、Μ6和P 溝道晶體管Μ4、Μ7的電流鏡比為1 1，在運算放大器706中流動的全部電流為21。在時鐘φ 1為低電平的情況下，電流控制電路704中所包括的P溝道晶體管Μ31 變?yōu)閷顟B(tài)，P溝道晶體管Μ32、Μ33變?yōu)榻刂範顟B(tài)，并且P溝道晶體管MPl變?yōu)榻刂範顟B(tài)而沒有電流流過。此時，電流I流到P溝道晶體管ΜΡ2。由于P溝道晶體管ΜΡ2、ΜΡ3的電流鏡比為1 1，電流I流到P溝道晶體管ΜΡ3。由于N溝道晶體管麗1與運算放大器706 內(nèi)的N溝道晶體管Μ5的電流鏡比為1 2，電流21流到N溝道晶體管Μ5。由于P溝道晶體管Μ3、Μ6和Μ4、Μ7的電流鏡比為1 1，在運算放大器中流動的全部電流為41。如圖M所示，通過這樣的控制，根據(jù)時鐘Φ 1的動作，在運算放大器706中流動的全部電流發(fā)生變化，并且在將時鐘Φ 1為低電平時的運算放大器706的電流41作為基準時，在時鐘Φ1為高電平時，在運算放大器706中流動的全部電流變?yōu)?1。通過使由電流控制電路704所利用的時鐘Φ1與Δ Σ調(diào)制電路602的時鐘定時同步，并且按照在取樣模式下使電流較少而在積分模式下使電流較多的方式進行控制，能夠在不使電路性能發(fā)生惡化的同時，實現(xiàn)低功耗。圖23示出了由N溝道晶體管來執(zhí)行電流控制的電流控制電路708的示例。與圖22 所示的由P溝道晶體管來執(zhí)行電流控制的電流控制電路704同樣地，在電流控制電路708 中，也可以根據(jù)時鐘Φ 1的高/低電平的切換來控制運算放大器的消耗電流。另外，對于運算放大器的構(gòu)成，還可以由P溝道晶體管輸入型來置換N溝道晶體管輸入型，并且即使對電路拓撲(topology)、電流鏡比進行變更也是可適用的。也可以根據(jù)電路構(gòu)成來任意地設定被切換的電流的比。在使用多個開關電容電路來構(gòu)成系統(tǒng)的情況下， 可以由一個電流控制電路來控制各個運算放大器的消耗電流，也可以對各開關電容電路獨立地設置電流控制電路。另外，即使對于對不同種類的開關電容電路進行組合后的系統(tǒng)構(gòu)成，本發(fā)明也是可適用的。此外，開關電容電路和運算放大器既可以是單端型的，也可以是完全差動型的。
1權(quán)利要求
1.一種開關電容電路，具備 電容器；分別設置在所述電容器的輸入側(cè)和輸出側(cè)的開關元件； 接收所述電容器的輸出的元件；以及根據(jù)所述開關元件的至少一個的通斷狀態(tài)，對提供給所述元件的電流值進行切換的電流控制電路。
2.根據(jù)權(quán)利要求1所述的開關電容電路，其中，所述電流控制電路包括根據(jù)用于控制所述開關元件的至少一個的通斷的控制信號， 對電流鏡比進行切換的電流鏡電路。
3.根據(jù)權(quán)利要求1或2所述的開關電容電路，其中， 所述元件是運算放大器。
4.根據(jù)權(quán)利要求3所述的開關電容電路，其中， 所述元件是多個運算放大器。
全文摘要
本發(fā)明提供一種開關電容電路，在避免系統(tǒng)的性能惡化的同時，降低系統(tǒng)的消耗功率。具備電容器(C1)、分別設置在電容器(C1)的輸入側(cè)和輸出側(cè)的開關(SW1～SW4)、以及接收電容器(C1)的輸出的后面階段的運算放大器(204)，其中，根據(jù)開關(SW1～SW4)的至少一個的通斷狀態(tài)來切換提供給運算放大器(204)的電流值。
文檔編號H03K17/687GK102377421SQ201110213558
公開日2012年3月14日 申請日期2011年7月28日 優(yōu)先權(quán)日2010年7月30日
發(fā)明者大西章申 申請人:安森美半導體貿(mào)易公司