技術(shù)編號：3282692
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細(xì)信息。本文一般地涉及半導(dǎo)體和/或光電器件的制造，并且更加特別地涉及用于在半導(dǎo)體器件的制造中改善襯底上薄膜的蝕刻或沉積均勻性的方法和設(shè)備。本文討論的是等離子體均勻性。背景技術(shù) 在半導(dǎo)體集成電路和光電器件的制造中，有多個其中要在襯底上構(gòu)圖或沉積材料層的過程。該材料的蝕刻或沉積速率通常對于工藝的成功和晶體管的正確功能以及集成電路中或?qū)τ诩晒鈱W(xué)部件的互連至關(guān)重要。為保證較高的芯片產(chǎn)量，這些速率必須緊密控制且在整個晶片區(qū)域上保持均勻。通常，該蝕刻或沉積是在其中通過感耦源...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進(jìn)行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。