技術(shù)編號：6741396
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及集成電路設(shè)計領(lǐng)域，尤其涉及串聯(lián)ROM單元的印制電路板版圖設(shè)計及讀取方法。背景技術(shù)在集成電路設(shè)計中，對于存儲器而言，提高存儲密度，降低單位信息的存儲成本即減少面積是永恒的追求，特別是在先進工藝條件下(如40nm及以下工藝)，由于工藝規(guī)則的限制，ROM單元面積無法做到跟隨工藝尺寸成比例縮小，單位信息的存儲面積偏大。傳統(tǒng)的ROM單元采用背靠背的畫法，即共用源端VSS，如圖1所示為傳統(tǒng)背景技術(shù)一中的ROM單元的電路圖，其包括兩個采用背靠背畫法的MOS管M...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。
該類技術(shù)無源代碼，用于學習原理，如您想要源代碼請勿下載。