技術(shù)編號：7168243
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明涉及把半導體結(jié)構(gòu)直接鍵合在一起的方法以及使用這樣的方法而形成的鍵合的半導體結(jié)構(gòu)。背景技術(shù)兩個或更多個半導體結(jié)構(gòu)的三維(3D)集成可以對微電子應(yīng)用產(chǎn)生多種益處。例如，對微電子部件的3D集成可以獲得改善的電性能和功耗，同時減少器件覆蓋區(qū)域的面積。例如參見 P. Garrou 等人的 “!"he Handbook of 3D Integration, " Wiley-VCH(2008) 半導體結(jié)構(gòu)的3D集成可以如下進行將半導體裸片附接到一個或更多個另外的...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。