顯示在對置襯底76側(cè)的情況下，通過對置電極76B看得見電泳器件71 ；因此，對置電極76B的透光性(透射性)可以優(yōu)先地盡可能高，并且可以是，例如，80%或者更高。而且，對置電極76B的電阻可以優(yōu)先地盡可能低，并且可以是，例如，100 Ω/sq或者更低。
[0129]電泳器件71包括在絕緣液體72中的迀移粒子73和具有多個細孔74A的多孔層74，如上所描述的。用絕緣液體72填充在TFT層60與對置襯底76之間的空間，并且多孔層74可以由，例如，間隔件77支撐?？梢岳缍嗫讓?4為邊界，將用絕緣液體72填充的空間劃分為在更接近像素電極75的一側(cè)的避讓區(qū)域R1和在更接近對置電極76B的一側(cè)的顯示區(qū)域R2。絕緣液體72、迀移粒子73、和多孔層74的配置與上面描述的配置相似。注意，在待在稍后描述的圖16和圖17中，出于簡化示意圖起見，僅僅圖示了一部分細孔74A。
[0130]多孔層74可以與像素電極75和對置電極76B中的一個相鄰，并且可以不清楚地劃分出避讓區(qū)域R1和顯示區(qū)域R2。迀移粒子73根據(jù)電場朝著像素電極75或者對置電極76B移動。
[0131]間隔件77的厚度可以是，例如，10 μπι至ΙΟΟμ??(包括10 μπι和ΙΟΟμ??)，并且可以優(yōu)選地盡可能薄。這可以減少功耗。間隔件77可以由，例如，諸如高分子材料等絕緣材料制成，并且可以按照，例如，網(wǎng)格圖案，設置在TFT層60與對置電極76之間。間隔件77的設置和形狀不做特別限制；然而，間隔件77可以優(yōu)選地設置為不干擾迀移粒子73的移動并且均勻地分布迀移粒子73。
[0132]在處于初始狀態(tài)下的電子器件2中，迀移粒子73設置在避讓區(qū)域R1中(參照圖16)。由于在這種情況下迀移粒子73在所有像素中被多孔層74遮蔽，所以，當從對置襯底76側(cè)看電泳器件71時，電泳器件71處于未提供對照(未顯示出圖像)的狀態(tài)下。
[0133]當通過TFT 61選擇像素，并且在像素電極75與對置電極76A之間施加電場時，如圖17所圖示的，在像素中的每一個像素中，迀移粒子74通過多孔層74 (細孔74A)從避讓區(qū)域R1移動至顯示區(qū)域R2。由于在這種情況下迀移粒子73被多孔層74遮蔽的像素和迀移粒子73未被多孔層74遮蔽的像素同時存在，所以，當從對置襯底76側(cè)看電泳器件71時，電泳器件71處于提供了對照的狀態(tài)下。由此，顯示出圖像。
[0134]在本實施例中，在對材料襯底10的表面拋光之后，在材料襯底10的表面上形成平坦化膜20，并且這可以同時處理在材料襯底10的表面上的凹進缺陷12和突出缺陷11，從而獲得具有帶少量凹進缺陷和少量突出缺陷的卓越表面平滑度的襯底1。這可以減少對諸如TFT層60等電子元件的損壞，并且可以改進產(chǎn)率。
[0135]而且，為了在由塑料片制成的柔韌材料襯底10上形成電子電路，考慮到對電氣性能的影響，需要高表面平滑度，并且限制材料襯底10的選取。在本實施例中，可以使用表面平滑度不那么高的材料襯底10，從而增加材料襯底10的選取。
[0136]進一步地，為了在由塑料片制成的柔韌材料襯底10上形成電子電路，可以優(yōu)選的是具有少量凹進缺陷和少量突出缺陷的材料襯底10，并且將材料襯底10的驗收標準設置為高等級會導致成本增加。在本實施例中，可以放寬材料襯底10的驗收標準，從而減少材料襯底10的成本。
[0137](修改示例1)
[0138]圖18圖示了制造根據(jù)修改示例1的襯底1的方法的流程。該修改示例與制造根據(jù)前述實施例的襯底1的方法相同，不同之處在于，平坦化形成還用作阻擋涂層的無機膜作為平坦化膜20。因此，將參照圖2至圖4對與前述實施例中的過程相同的過程進行描述。
[0139](將材料襯底10粘結(jié)至支撐體30的過程)
[0140]首先，按照與在前述實施例中的方式相似的方式，通過在圖2和圖3中圖示的過程，借助粘合層40，將材料襯底10粘結(jié)至支撐體30 (在圖18中的步驟S101)。
[0141](對材料襯底10的表面拋光的過程)
[0142]接下來，按照與在前述實施例中的方式相似的方式，通過在圖4中圖示的過程，對材料襯底10的表面拋光(在圖18中的步驟S102)。由此，將存在于材料襯底10的表面上的突出缺陷11刮掉。
[0143](清潔和預處理)
[0144]接下來，清潔材料襯底10的表面，為在后續(xù)過程中形成平坦化膜20做準備(在圖18中的步驟S103)，并且執(zhí)行預處理(在圖18中的步驟S104)。
[0145](在材料襯底10的表面上形成平坦化膜20的過程)
[0146]之后，在材料襯底10的表面上形成平坦化膜20，如圖19所圖示的(在圖18中的步驟S108)。由此，用平坦化膜20填充存在于材料襯底10的表面上的凹進缺陷12和由拋光過程導致的拋光瑕疵13。與此同時，用平坦化膜20覆蓋在拋光之后余留的突出缺陷11。由此，形成平坦化膜20的平滑表面。
[0147]在本修改示例中，平坦化形成還用作阻擋涂層的無機膜作為平坦化膜20。無機膜的材料的示例可以包括S1x膜、SiNx膜、S1N膜、和A1203膜。注意，平坦化膜20可以是樹脂膜和無機膜的混合膜，只要該混合膜具有阻擋涂層性能。
[0148]作為形成平坦化膜20的技術，可以使用狹縫涂布、絲網(wǎng)印刷、凹版涂布、旋轉(zhuǎn)涂布、和噴涂、CVD、ALD、濺射方法、或者任何其他方法。
[0149]在平坦化膜20與材料襯底10之間的熱行為存在很大差異的情況下，在制造過程中的熱過程累積了應變應力。例如，在熱膨脹系數(shù)之差較大的情況下，在加熱過程中可能會發(fā)生襯底翹曲或者膜剝離，并且在熱收縮率之差較大的情況下，當溫度在加熱過程之后返回到室溫時可能會發(fā)生襯底翹曲或者膜剝離。為此，平坦化膜20可以優(yōu)選地由具有相同或者基本相同的熱行為(諸如，熱膨脹系數(shù)和熱收縮率)的材料制成。而且，平坦化膜20可以優(yōu)選地由，例如但不限于，對用于材料襯底10的化學組分和官能團具有高親和性的材料制成。另外，平坦化膜20可以優(yōu)選地對在稍后過程中形成功能區(qū)3期間的溫度具有耐熱性。
[0150]平坦化膜20的厚度T20可以優(yōu)選地小于材料襯底10的厚度T10。在材料襯底10比平坦化膜20更薄的情況下，可能不會覆蓋到在對材料襯底10的表面拋光之后余留的突出缺陷11。而且，當平坦化膜20的熱收縮率較大時，在稍后過程中形成功能區(qū)期間的加熱過程增加了平坦化膜20的膜收縮率，從而導致襯底1翹曲。進一步地，厚度T20越大，越增加了對其的影響。因此，平坦化膜20的厚度T20可以優(yōu)選地，例如，等于或者小于材料襯底10的厚度T10的五分之一，更加優(yōu)選地等于或者小于七分之一，并且再更加優(yōu)選地等于或者小于十分之一。
[0151](后烘焙)
[0152]注意，在形成樹脂膜和無機膜的混合膜作為平坦化膜20的情況下，在平坦化材料襯底10的表面上形成平坦化膜20之后，可以用例如但不限于烘箱或者IR(紅外)爐對平坦化膜20執(zhí)行燒結(jié)(后烘焙)。在執(zhí)行該過程時的溫度可以優(yōu)選地等于或者低于包括材料襯底10、平坦化膜20、支撐體30和粘合層40的堆疊結(jié)構的相應層的材料的耐熱溫度。而且，在執(zhí)行該過程時的烘焙溫度可以優(yōu)選地是使樹脂膜在稍后過程中不分解的溫度。進一步地，可以優(yōu)選地充分執(zhí)行加熱，直到從樹脂膜或者任何其他膜不再釋放出氣體，并且由此完成襯底1。
[0153](修改示例2)
[0154]接下來，下面將參照圖20至圖22對修改示例2進行描述。在本修改示例中，形成有機EL器件81作為顯示器本體70，并且制造有機EL顯示器作為電子器件2。
[0155]圖20圖示了將有機EL器件81用作顯示器本體70的電子器件(顯示單元)2的截面配置的示例。該電子器件2是借助來自有機EL器件81的發(fā)光來顯示圖像的有機EL顯示器，并且可以由，例如，包括TFT層60和作為設置在襯底1上的顯示器本體70的有機EL器件81的功能區(qū)3制成。
[0156]TFT層60可以包括，例如，TFT 64和平坦化絕緣層65。
[0157]TFT 64中的每一個是所謂的底部柵極TFT，該底部柵極TFT針對溝道(有源層)可以使用，例如，氧化物半導體。在TFT 64中的每一個中，在襯底1上按照該順序形成柵極電極64A、柵極絕緣膜(第一柵極絕緣膜64B和第二柵極絕緣膜64C)、氧化物半導體層64D、溝道保護膜64E、和源極-漏極電極64F。在源極-漏極電極64F上形成平坦化絕緣層65，該平坦化絕緣層65配置為消除由TFT 64導致的凹進和突出以使襯底1的整個表面平坦化。
[0158]柵極電極64A通過施加至TFT 64的柵極電壓在氧化物半導體層64D中起到控制載流子密度(此處，電子密度)的作用。柵極電極64A可以由，例如，Μο、Α1、和鋁合金中的一種制成的單層膜、或者由它們中的兩種或者更多種制成的多層膜制成。注意，鋁合金的示例可以包括鋁釹合金。
[0159]第一柵極絕緣膜64B和第二柵極絕緣膜64C中的每一個可以是由Si02、Si3N4、氮氧化硅(S1N)、和氧化鋁(A1203)中的一種制成的單層膜、或者由它們中的兩種或者更多種制成的多層膜。此處，第一柵極絕緣膜64B和第二柵極絕緣膜64C具有兩層配置，并且第一柵極絕緣膜64B可以由Si02膜制成，并且第二柵極絕緣膜64C可以由，例如，Si3N4膜制成。第一柵極絕緣膜64B和第二柵極絕緣膜64C的總膜厚度可以是，例如，200nm至300nm (包括200nm 和 300nm)。
[0160]氧化物半導體層64D可以包括，例如，銦(In)、鎵(Ga)、鋅(Zn)、錫(Sn)、A1、和Ti中的一種或者多種的氧化物，作為主要成分。氧化物半導體層64D配置為通過施加柵極電壓在源極-漏極電極64F之間形成溝道。氧化物半導體層64D可以優(yōu)選地具有不導致薄膜的導通電流降低以便對溝道施加負電荷影響的膜厚度，并且更加具體地，可以優(yōu)選地具有5nm至100nm(包括5nm和lOOnm)的膜厚度。
[0161 ] 在氧化物半導體層64D上形成溝道保護膜64E，并且該溝道保護膜64E配置為防止在形成源極-漏極電極64F期間破壞溝道。溝道保護膜64E的厚度可以是，例如，10nm至300nm(包括 10nm 和 300nm)。
[0162] 源極-漏極電極64F可以是，例如，由Mo、A1、銅(Cu)、T1、ΙΤ0、和T1中的一種制成的單層膜、或者由它們中的兩種或者更多種制成的多層膜。例如，可以優(yōu)選地使用具有50nm、500nm、和50nm的相應膜厚度的Mo、A1、和Mo膜按照該順序堆疊的三層膜、或者金屬、或者與氧弱結(jié)合的金屬化合物(諸如，包括氧的金屬化合物，例如但不限于，IT0和氧化鈦)。這可以穩(wěn)定地維持氧化物半導體的電氣特性。
[0163]對于平坦化絕緣層65，例如，可以使用諸如聚酰亞胺和酚醛樹脂等有機材料。平坦化層27的厚度可以是，例如，10nm至100nm(包括10nm和lOOnm)，并且可以優(yōu)先地是50nm或者更小。在平坦化絕緣層65上形成有機EL器件81的陽極電極82。
[0164]有機EL器件81具有如下配置:陽極電極82、間隔壁絕緣膜83、包括發(fā)光層的有機層84、陰極電極85、保護層86、和密封襯底87按照該順序堆疊在TFT層60上。有機EL器件81是頂部發(fā)射顯示器件，在這種頂部發(fā)射顯示器件中，通過重新組合從在有機層84的發(fā)光層中的陽極電極82注入的空穴和從陰極電極85注入的電子而生成的發(fā)射光是從與襯底1相對的