專利名稱：顯示裝置、用于驅動顯示裝置的方法以及電子設備的制作方法
技術領域：
本發(fā)明涉及顯示裝置、用于驅動顯示裝置的方法以及電子設備，特別地，涉及在像素中具有存儲器以存儲圖像數(shù)據(jù)的顯示裝置、用于驅動該顯示裝置的方法以及具有該顯示裝置的電子設備。
背景技術：
顯示裝置中，有一些顯示裝置在像素中具有存儲器以存儲圖像數(shù)據(jù)。在例如在像素中具有內置存儲器的顯示裝置中，可以實現(xiàn)通過模擬顯示模式進行的顯示以及通過存儲器顯示模式進行的顯示。模擬顯示模式是指以模擬方式顯示像素的灰階的顯示模式。存儲器顯示模式是指基于像素中的存儲器中所存儲的二進制信息(邏輯“1”/ “0”)以數(shù)字方式顯示像素的灰階的顯示模式。在存儲器顯示模式中，由于使用保持在存儲器中的信息，因此無需以幀周期執(zhí)行寫入反映灰階的信號電位的操作。因此，在存儲器顯示模式中，功耗比模擬顯示模式的功耗低，在模擬顯示模式中，需要以幀周期執(zhí)行寫入反映灰階的信號電位的操作。作為能夠通過模擬顯示模式進行顯示和通過存儲器顯示模式進行顯示的現(xiàn)有技術的顯示裝置，已知有其中將靜態(tài)隨機存取存儲器(SRAM)用作像素中的內置存儲器的顯示裝置(參照例如第2009-98234號日本專利公開)。圖21示出了根據(jù)使用SRAM作為像素中的存儲器的現(xiàn)有技術實例的液晶顯示裝置的像素電路的一個實例。根據(jù)本現(xiàn)有技術實例的液晶顯示裝置中的像素90具有液晶電容 91、保持電容92、SRAM 93以及五個開關晶體管94至98。在像素90中，反映灰階的信號電位Vsig或不同于公共電位Vot的電位Vxcs經(jīng)由信號線99選擇性地施加至像素90。液晶電容91表示當液晶封閉在像素電極和與像素電極相對形成的對向電極之間時，在像素電極和對向電極之間產(chǎn)生的電容。公共電位Vot施加至所有像素的液晶電容91 共有的對向電極。液晶電容91的像素電極與保持電容92的一個電極公共電連接。保持電容92保持反映灰階的信號電位Vsig。與公共電位Vot幾乎相同的CS電位V。s施加至保持電容92的另一電極。SRAM 93由設置在正側電源電位Veam和負側電源電位Vss之間的兩個CMOS反相器組成。這兩個CMOS反相器中一個的輸入端與另一個的輸出端公共連接。另一個的輸入端與一個的輸出端公共連接。在構成SRAM 93的兩個CMOS反相器中，一個CMOS反相器由串聯(lián)連接在電源電位 Veam和電源電位Vss之間、并且柵電極公共連接的PchMOS晶體管931和NchMOS晶體管932 組成。另一 CMOS反相器由串聯(lián)連接在電源電位Vkam和電源電位Vss之間、并且柵電極公共連接的PchMOS晶體管933和NchMOS晶體管934組成。五個開關晶體管94至98例如由薄膜晶體管形成。由控制信號Ctu控制開關晶體管94和95的導通/非導通狀態(tài)。特別地，在將反映灰階的信號電位Vsig寫入保持電容92 時，響應于變成激活(較高電位)狀態(tài)的控制信號Ctu，開關晶體管94和95變成導通狀態(tài)。
在模擬顯示模式中寫入反映灰階的信號電位Vsig時，或者在存儲器顯示模式中寫入不同于公共電位Vot的電位V5ffis時，開關晶體管96變成導通狀態(tài)。在存儲器顯示模式中將CS電位V。s寫入保持電容92時，開關晶體管97變成導通狀態(tài)，其中，CS電位V。s與施加至液晶電容91的對向電極的公共電位Vot幾乎相同。SRAM 93的保持電位用于控制開關晶體管96和97的導通/非導通狀態(tài)。在該電路實例中，當開關晶體管96處于導通狀態(tài)時，開關晶體管97處于非導通狀態(tài)，并且當開關晶體管96處于非導通狀態(tài)時，開關晶體管97處于導通狀態(tài)。在將控制電位寫入SRAM 93時，通過變成激活(較高電位)狀態(tài)的控制信號Cm執(zhí)行開關晶體管98的導通控制。特別地，在模擬顯示模式中將信號電位Vsig寫入SRAM 93或在存儲器顯示模式中將電位Vx。s寫入SRAM 93時，響應于變成激活狀態(tài)的控制信號Cm，開關晶體管98變成導通狀態(tài)。盡管圖21示出了基于一對一的對應關系為每個像素90設置SRAM93的像素電路實例，但還可以采用為多個像素90共同設置(共享)一個SRAM 93的構造。如圖22所示，作為一個實例，在用于彩色顯示的液晶顯示裝置中，還可以為例如紅(R)、綠(G)、藍(B)的子像素90Κ、90<^Π90Β共同設置一個SRAM 93。盡管圖22中示出了子像素90K、90e和90b的保持電容92κ、94和92Β，但是為了簡化圖解，省略了子像素90K、90e 和90b的各自的液晶電容91的圖形表示。在采用子像素90Κ、90<^Ρ90Β共享一個SRAM 93的配置的情況下，為每個子像素 90Κ、9(^Π 90β設置開關晶體管94 (94K、94jn 94B)。通過對應于各個顏色的控制信號Ctu (R)、 Ctli (G)和Ctu (B)以時分方式控制這些開關晶體管94K、94e和94B的導通/非導通狀態(tài)。

發(fā)明內容
如果采用上述將SRAM 93用作像素中的存儲器的像素配置，則由于SRAM 93的結構復雜，并且SRAM 93占用像素90中的很大面積，妨礙了像素90的微小型化。通常，已知動態(tài)隨機存取存儲器(DRAM)的結構比SRAM的結構簡單。然而，在DRAM 的情況下，需要刷新存儲器用于數(shù)據(jù)保留，因此功耗比SRAM的功耗高。本發(fā)明的目的之一是提供一種顯示裝置、用于驅動該顯示裝置的方法以及電子設備，其能夠在使用保持信號電位的電容元件作為DRAM以簡化像素結構的配置中，實現(xiàn)諸如功耗降低和DRAM的操作余量(operating margin)改善的性能提高。根據(jù)本發(fā)明的實施方式，提供了一種具有像素電路的顯示裝置，像素電路包括像素電極；電容元件，被配置為連接至液晶電容的像素電極并保持反映灰階的信號電位；以及反相電路，被配置為反轉從電容元件讀出的保持電位的極性，其中，在從電容元件讀出保持電位之后反轉保持電位的極性并將反轉電位再次寫入電容元件的操作中，反相電路的輸入電位被設定為反相電路的工作電源電壓范圍中的中間電位。根據(jù)更具體的配置例，提供了一種通過設置像素而獲得的液晶顯示裝置，各像素均包括液晶電容，電容元件，具有連接至液晶電容的像素電極的一個電極，第一開關元件，具有連接至信號線的一端，并且在將經(jīng)由信號線施加的并反映灰階的信號電位寫入電容元件的第一操作模式中被設定為接通(ON)狀態(tài)，在從電容元件讀出保持電位之后反轉保持電位的極性并將反轉電位再次寫入電容元件的第二操作模式中， 第一開關元件被設定為斷開(OFF)狀態(tài)，第二開關元件，具有連接至第一開關元件的另一端的一端，并具有連接至電容元件的一個電極和像素電極的另一端，在第一操作模式中以及第二操作模式的從電容元件讀出保持電位的讀取時段和將反轉電位再次寫入電容元件的重寫時段中，第二開關元件被設定為接通狀態(tài)，第三開關元件，具有連接至第一開關元件的另一端的一端，并在第一操作模式中被設定為斷開狀態(tài)，第三開關元件在第二操作模式的讀取時段中被設定為接通狀態(tài)，并經(jīng)由第二開關元件從電容元件讀出保持電位，反相電路，具有連接至第三開關元件的另一端的輸入端，并在第二操作模式的讀取時段中，反轉經(jīng)由第二開關元件和第三開關元件從電容元件讀出的保持電位的極性，以及第四開關元件，具有連接至第一開關元件的另一端的一端，并具有連接至反相電路的輸出端的另一端，第四開關元件在第一操作模式中被設定為斷開狀態(tài)，第四開關元件在第二操作模式的重寫時段中被設定為接通狀態(tài)，并經(jīng)由第二開關元件將通過反相電路反轉極性而獲得的反轉電位寫入電容元件。該液晶顯示裝置采用這種配置，以對于像素，執(zhí)行驅動，以在第二操作模式中的讀取時段開始之前，將反相電路的輸入電位設定為反相電路的工作電源電壓范圍中的中間電位。在具有上述配置的顯示裝置中，在第一操作模式中，第三開關元件和第四開關元件處于斷開狀態(tài)。因此，由于將第一開關元件和第二開關元件設定為接通狀態(tài)，從而反映灰階的信號電位(模擬電位或二進制電位)經(jīng)由這些第一和第二開關元件從信號線寫入電容元件。在第二操作模式中，執(zhí)行在將電容元件的保持電位讀出到反相電路的輸入端并通過反相電路執(zhí)行極性反轉(邏輯反轉)之后再次將反轉電位寫入電容元件的操作(重寫操作)。在該第二操作模式中，在從電容元件讀取保持電位的時段開始之前，執(zhí)行將反相電路的工作電源電壓范圍中的中間電位施加至反相電路的輸入端的操作。此外，在第一開關元件的斷開狀態(tài)下，第二開關元件和第三開關元件變成接通狀態(tài)，而第四開關元件保持斷開狀態(tài)。此時，電容元件的保持電位經(jīng)由第二開關元件和第三開關元件讀出并施加至反相電路的輸入端。反相電路的輸入端具有電容(輸入電容)，使得輸入電位可被保持。如果在從電容元件讀取保持電位的時段開始之前，中間電位沒有施加至反相電路的輸入端，則在將電容元件的保持電位施加至反相電路的輸入端時，在電容元件和反相電路的輸入電容之間產(chǎn)生電容分布。具體地，如果所施加的保持電位和施加之前反相電路的輸入電位之間的電位差很大，則在將電容元件的保持電位施加至反相電路的輸入端時，產(chǎn)生電容分布。由于該電容分布，反相電路的輸入電位降低了取決于電容元件和反相電路的輸入電容之間的電容比的電位。因此，反相電路的操作余量變小。相反，通過在從電容元件讀取保持電位的時段開始之前將反相電路的輸入電位設定為中間電位，相比于不將輸入電位設定為中間電位時的情況，所施加的保持電位和施加前的反相電路的輸入電位之間的電位差變小。由于該特征，在將電容元件的保持電位施加至反相電路的輸入端時，由于電容分布而降低的反相電路的輸入電位的降低量小于不施加中間電位時的降低量。當電容元件的保持電位施加至反相電路的輸入端時，反相電路反轉保持電位的極性。之后，第三開關元件變成斷開狀態(tài)并且第四開關元件變成接通狀態(tài)。第四開關元件執(zhí)行將反相電路的輸出電位(即，保持電位的反轉電位)經(jīng)由第二開關元件再次寫入電容元件的操作(重寫操作)。所謂的刷新操作是由該第二操作模式中的一系列操作執(zhí)行的，S卩，從電容元件讀出保持電位的讀取操作以及將通過反轉保持電位的極性而獲得的反轉電位再次寫入電容元件的重寫操作。該刷新操作在像素由于第一開關元件的操作而從信號線隔離的狀態(tài)下執(zhí)行。因此，在刷新操作中，具有高負載電容的信號線既不充電也不放電。此外，在刷新操作中，由于反相電路的操作，電容元件中保持的電位的極性的反轉操作以第二操作模式的重復周期重復進行。根據(jù)本發(fā)明的另一實施方式，提供了一種具有像素電路的顯示裝置，像素電路包括像素電極，電容元件，被配置為連接至像素電極并保持反映灰階的信號電位；以及反相電路，被配置為反轉從電容元件讀出的保持電位的極性，其中，像素電路執(zhí)行在從電容元件讀出保持電位之后反轉保持電位的極性并將反轉電位再次寫入電容元件的操作，并執(zhí)行驅動，以在該操作之后的一段時間(即，將反轉電位寫入像素之后的一段時間)將電源電位從信號線施加至反相電路的輸入端。根據(jù)更具體的配置例，提供了一種通過設置像素而獲得的液晶顯示裝置，各像素均包括液晶電容，電容元件，具有連接至液晶電容的像素電極的一個電極，第一開關元件，具有連接至信號線的一端，并且在將經(jīng)由信號線施加的并反映灰階的信號電位寫入電容元件的第一操作模式中，被設定為接通狀態(tài)，在從電容元件讀出保持電位之后反轉保持電位的極性并將反轉電位再次寫入電容元件的第二操作模式中，第一開關元件被設定為斷開狀態(tài)，第二開關元件，具有連接至第一開關元件的另一端的一端，并具有連接至電容元件的一個電極和像素電極的另一端，在第一操作模式中以及第二操作模式的從電容元件讀出保持電位的讀取時段和將反轉電位再次寫入電容元件的重寫時段中，第二開關元件被設定為接通狀態(tài)，
第三開關元件，具有連接至第一開關元件的另一端的一端，并在第一操作模式中被設定為斷開狀態(tài)，第三開關元件在第二操作模式的讀取時段中被設定為接通狀態(tài)，并經(jīng)由第二開關元件從電容元件讀出保持電位，反相電路，具有連接至第三開關元件的另一端的輸入端，并且在第二操作模式的讀取時段中，反轉經(jīng)由第二開關元件和第三開關元件從電容元件讀出的保持電位的極性， 以及第四開關元件，具有連接至第一開關元件的另一端的一端，并具有連接至反相電路的輸出端的另一端，第四開關元件在第一操作模式中被設定為斷開狀態(tài)，第四開關元件在第二操作模式的重寫時段中被設定為接通狀態(tài)，并經(jīng)由第二開關元件將通過反相電路反轉極性而獲得的反轉電位寫入電容元件。該液晶顯示裝置采用這種配置，以對于像素，執(zhí)行驅動，以在通過第四開關元件寫入反轉電位之后的一段時間，經(jīng)由第一開關元件和第三開關元件，將電源電位從信號線施加至反相電路的輸入端。在具有上述配置的液晶顯示裝置中，在第一操作模式中，第三開關元件和第四開關元件處于斷開狀態(tài)。因此，由于將第一開關元件和第二開關元件設定為接通狀態(tài)，從而反映灰階的信號電位(模擬電位或二進制電位)經(jīng)由這些第一和第二開關元件從信號線寫入電容元件。在第二操作模式中，第一開關元件被設定為斷開狀態(tài)。在該狀態(tài)下，第二開關元件和第三開關元件變成接通狀態(tài)，而第四開關元件保持在斷開狀態(tài)。此時，電容元件的保持電位經(jīng)由第二開關元件和第三開關元件讀出并施加至反相電路的輸入端。于是，反相電路反轉電容元件的保持電位的極性。之后，第三開關元件變成斷開狀態(tài)并且第四開關元件變成接通狀態(tài)。第四開關元件將反相電路的輸出電位(即，保持電位的反轉電位)經(jīng)由第二開關元件寫入電容元件(重寫操作)。所謂的刷新操作是由該第二操作模式中的一系列操作執(zhí)行的，S卩，從電容元件讀出保持電位的讀取操作以及將通過反轉保持電位的極性而獲得的反轉電位再次寫入電容元件的重寫操作。該刷新操作在像素由于第一開關元件的操作而從信號線隔離的狀態(tài)下執(zhí)行。因此，在刷新操作中，具有高負載電容的信號線既不充電也不放電。此外，在刷新操作中，由于反相電路的操作，電容元件中保持的電位的極性的反轉操作以第二操作模式的重復周期重復進行。在刷新操作之后的一段時間，具體地，在通過第四開關元件寫入反轉電位后的一段時間，第一開關元件和第三開關元件變成接通狀態(tài)。此時，信號線的電位是電源電位，并且電源電位經(jīng)由第一開關元件和第三開關元件施加至反相電路的輸入端。從而，反相電路的輸入電位被穩(wěn)定至電源電位。如果反相電路的輸入電位處于不穩(wěn)定狀態(tài)，則直通電流流經(jīng)反相電路并且引起功耗增力卩。相反，將反相電路的輸入電位穩(wěn)定至電源電位，避免了直通電流流經(jīng)反相電路。根據(jù)本發(fā)明的實施方式，在將用于保持像素中的信號電位的電容元件用作DRAM 以簡化像素結構的配置中，在刷新操作中具有高負載電容的信號線無需充電和放電，因此可以抑制刷新操作所伴隨的功耗。此外，在本發(fā)明的第一實施方式中，在從電容元件讀取保持電位之前，將反相電路的輸入電位設定至中間電位，從而可以抑制由于電容分布引起的電位降低。因此，相比于不將輸入電位設定至中間電位的情況，可以改善(擴大)反相電路以及因此DRAM的操作余量。在本發(fā)明的第二實施方式中，通過在刷新操作之后將反相電路的輸入電位穩(wěn)定至電源電位，可以避免直通電流流經(jīng)反相電路。因此，可以進一步抑制功耗。


圖1是示出應用本發(fā)明的實施方式的有源矩陣液晶顯示裝置的配置輪廓的系統(tǒng)配置圖；圖2是示出液晶顯示面板(液晶顯示裝置)的截面結構的一個實例的截面圖；圖3是示出根據(jù)本發(fā)明一個實施方式的像素的電路配置例的電路圖；圖4是根據(jù)像素配置例1的像素電路的電路圖；圖5A至圖5C是用于解釋根據(jù)像素配置例1的像素電路的模擬顯示模式的操作的定時波形圖；圖6是示出在模擬顯示模式從信號線寫入反映灰階的信號電位時像素狀態(tài)的電路圖；圖7A至圖7D是用于解釋根據(jù)像素配置例1的像素電路的存儲器顯示模式的刷新操作的操作的定時波形圖；圖8是示出根據(jù)像素配置例2的像素電路的電路圖；圖9A至圖9F是用于解釋根據(jù)像素配置例2的像素電路的模擬顯示模式的操作的定時波形圖；圖IOA至圖IOH是用于解釋根據(jù)像素配置例2的像素電路的存儲器顯示模式的刷新操作的操作的定時波形圖；圖IlA至圖IlH是用于解釋根據(jù)操作實例1的用于將中間電位施加至反相電路的輸入端的驅動方法的操作的定時波形圖；圖12A至圖12H是根據(jù)操作實例2的用于將中間電位施加至反相電路的輸入端的驅動方法的操作的定時波形圖；圖13A和圖13B是操作實例1的情況下反相電路的解釋圖；圖14A和圖14B是操作實例2的情況下反相電路的解釋圖；圖15是鉗位電路用作像素配置例2中的反相電路作為實例的像素電路的電路圖；圖16是示出應用本發(fā)明的實施方式的電視機的外觀的斜視圖；圖17A和圖17B是示出應用本發(fā)明的實施方式的數(shù)碼相機的外觀的斜視圖圖 17A是正面斜視圖，圖17B是背面斜視圖；圖18是示出應用本發(fā)明的實施方式的筆記本個人電腦的外觀的斜視圖；圖19是示出應用本發(fā)明的實施方式的視頻攝像機的外觀的斜視圖；圖20A至20G是示出應用本發(fā)明的實施方式的手機的外觀圖圖20A是打開狀態(tài)的正視圖，圖20B是打開狀態(tài)的側視圖，圖20C是關閉狀態(tài)的正視圖，圖20D是左側視圖，圖 20E是右側視圖，圖20F是頂視圖，以及圖20G是底視圖；圖21是示出根據(jù)其中將SRAM用作像素中的存儲器的相關技術實例的液晶顯示裝置的像素電路的一個實例的電路圖；以及圖22是示出根據(jù)其中為子像素R、G和B共同設置一個SRAM的相關技術實例的液晶顯示裝置的像素電路的一個實例的電路圖。
具體實施例方式以下將使用附圖詳細描述用于執(zhí)行本發(fā)明(在下文中，稱為實施方式)的模式。以下是描述的順序。1.應用本發(fā)明的實施方式的液晶顯示裝置1-1.系統(tǒng)配置1-2.面板截面結構2.根據(jù)實施方式的液晶顯示裝置的描述2-1.像素配置例1 (為每個像素設置反相電路的實例)2-2.像素配置例2 (三個子像素共享一個反相電路的實例)2-3.操作實例1 (將中間電位施加至反相電路的輸入端的實例)2-4.操作實例2(反相電路的輸入端和輸出端電連接的實例)3.變形例4.應用例(電子設備)<1.應用本發(fā)明實施方式的液晶顯示裝置〉[1-1.系統(tǒng)配置]圖1是示出應用本發(fā)明的實施方式的有源矩陣液晶顯示裝置的配置輪廓的系統(tǒng)配置圖。用該配置作為示例的液晶顯示裝置具有面板結構，在該面板結構中，兩個基板(未示出)(其中至少一個是透明的)以預定間隔彼此相對設置，并且液晶封裝在這兩個基板之間。根據(jù)本應用例的液晶顯示裝置10具有包括液晶電容的多個像素20、通過以矩陣方式二維地排列像素20而獲得的像素陣列單元30、以及設置在像素陣列單元30外圍的驅動單元。該驅動單元由信號線驅動器40、控制線驅動器50、驅動定時發(fā)生器60等組成。例如，驅動單元集成在與像素陣列單元30相同的基板(液晶顯示面板10A)上，并驅動像素陣列單元30中的各個像素20。如果液晶顯示裝置10能夠彩色顯示，則一個像素由多個子像素組成，且每個子像素相當于像素20。具體地，在用于彩色顯示的液晶顯示裝置中，一個像素由三個子像素組成，即，紅(R)光的子像素、綠(G)光的子像素、以及藍(B)光的子像素。然而，一個像素的配置不限于RGB三原色的子像素的組合，還可以通過將一個或多個顏色的子像素添加到三原色的子像素來配置一個像素。具體地，例如，還可以通過添加用于亮度增強的白光子像素來配置一個像素，或者通過添加至少一個互補色光的子像素來配置一個像素以擴大色彩再現(xiàn)范圍。根據(jù)本應用例的液晶顯示裝置10在像素20中具有內置存儲器，并具有能夠通過模擬顯示模式進行顯示和通過存儲器顯示模式進行顯示的配置。并且如上所述，模擬顯示模式是指以模擬方式顯示像素的灰階的顯示模式。存儲器顯示模式是指基于像素的存儲器中存儲的二進制信息(邏輯“1”/ “0”)以數(shù)字方式顯示像素的灰階的顯示模式。
在存儲器顯示模式中，由于使用存儲器中保持的信息，因此無需以幀周期執(zhí)行反映灰階的信號電位的寫入操作。因此，存儲器顯示模式具有比模擬顯示模式功耗低的優(yōu)勢， 在模擬顯示模式中，需要以幀周期執(zhí)行反映灰階的信號電位的寫入操作。在圖1中，對于像素陣列單元30中m行和η列的像素排列，基于每個像素列沿列方向設置信號線至31n(下文中，通常簡稱為“信號線31”)。此外，基于每個像素行，沿行方向設置控制線3 至32m(下文中，通常簡稱為“控制線32”)。列方向稱為像素列上的像素的排列方向(即，垂直方向)，行方向稱為像素行上的像素的排列方向(即，水平方向)。信號線至31n中的每條的一端連接至與列對應的信號線驅動器40的相應的一個輸出端。信號線驅動器40進行操作，以向對應的信號線31輸出反映任意灰階的信號電位(模擬顯示模式中的模擬電位Vsig，或存儲器顯示模式中的二進制電位Vx。s)。此外，例如， 即使在存儲器顯示模式中，在改變像素20中保持的信號電位的邏輯電平的情形中，信號線驅動器40也進行操作，以向對應的信號線31輸出反映必要灰階的信號電位。在圖1中，控制線3 至3 中的每條都作為一條線示出。然而，每行的控制線的數(shù)量不限于一條。實際上，控制線3 至3 中的每條都由多條線組成?？刂凭€3 至32m 中的每條的一端都連接至與行對應的控制線驅動器50的相應的一個輸出端。例如，在模擬顯示模式中，控制線驅動器50控制向像素20寫入從信號線驅動器40輸出到信號線至 31n的且反映灰階的信號電位的操作。在根據(jù)本應用例的液晶顯示裝置10中，DRAM用作像素20中的內置存儲器。已知 DRAM的結構比SRAM簡單。然而，在DRAM的情況下，需要刷新存儲器用于數(shù)據(jù)保持。因此， 控制線驅動器50對像素20中保持的信號電位的寫入操作和刷新操作執(zhí)行控制(其細節(jié)將在后面描述)。驅動定時發(fā)生器(定時發(fā)生器(TG)) 60向信號線驅動器40和控制線驅動器50提供各種驅動脈沖(定時信號)用于驅動驅動器40和50。[1-2.面板截面結構]圖2是示出液晶顯示面板(液晶顯示裝置)的截面結構的一個實例的截面圖。如圖2所示，液晶顯示面板IOa具有以預定間隔彼此相對設置的兩個玻璃基板11和12、以及封裝在玻璃基板11和12之間的液晶層13。偏光器14設置在一個玻璃基板11的外表面上，配向膜15設置在其內表面上。類似地，同樣對于另一玻璃基板12，偏光器16設置在外表面上，配向膜17設置在內表面上。 配向膜15和17是用于使得液晶層13的液晶分子組沿特定方向配向的膜。一般地，將聚酰亞胺膜用作配向膜15和17。在另一玻璃基板12上，通過透明導電膜形成像素電極18和對向電極19。在該結構實例中，像素電極18具有例如被處理成梳齒形的五個電極分支18A，并且這些電極分支 1 的兩端均通過連接部分(未示出)連接。對向電極19相比于電極分支1 更靠近下側 (更靠近玻璃基板1 形成，這樣以覆蓋像素陣列單元30的整個區(qū)域。由于對向電極19和具有梳齒形的像素電極18的電極結構，在電極分支1 和對向電極19之間產(chǎn)生如圖2中的虛線所示的拋物線式電場。這可以使電場也影響到像素電極 18的上表面?zhèn)鹊膮^(qū)域。因此，液晶層13的液晶分子組可以在遍及像素陣列單元13的整個區(qū)域上被定向到期望的配向方向。
<2.根據(jù)實施方式的液晶顯示裝置的描述〉在具有上述配置的有源矩陣液晶顯示裝置10中，本實施方式是包括內置存儲器并能夠通過模擬顯示模式進行顯示和通過存儲器顯示模式進行顯示的像素20的具體配置。圖3示出了根據(jù)本實施方式的像素20的電路配置例。如圖3所示，根據(jù)本實施方式的像素20具有液晶電容21、電容元件22、反相電路 23、以及第一至第四開關元件M至27，并且電容元件22用作DRAM。一般地，已知DRAM的結構比SRAM簡單。因此，使用DRAM作為內置存儲器能夠簡化像素結構，因此在像素20的微小型化方面比使用SRAM的情況有優(yōu)勢。液晶電容21表示基于每個像素在像素電極(相當于圖2中的像素電極18)和與像素電極相對形成的對向電極(相當于圖2中的對向電極19)之間產(chǎn)生的電容。將公共電位Vot施加至所有像素共同的液晶電容21的對向電極。液晶電容21的像素電極與電容元件22的一個電極公共電連接。電容元件22保持反映灰階的且通過隨后描述的寫入操作從信號線31 (Sl1至31η) 寫入的信號電位(模擬電位Vsig或二進制電位Vx。s)。在下文中，電容元件22將被稱為保持電容22。用作由保持電容22保持的信號電位的基礎的電位(下文中，稱為“CS電位”)VCS 施加至保持電容22的另一電極。CS電位V。s被設定為與公共電位Vot幾乎相同的電位。在存儲器顯示模式中，保持電容22用作DRAM。第一開關元件M的一端連接至信號線31，并且第一開關元件M在第一操作模式中處于接通(閉合)狀態(tài)，在第一操作模式中，經(jīng)由該信號線31施加的反映灰階的信號電位(Vsig/Vx。s)被寫入保持電容22。即，第一開關元件M在第一操作模式中被設定至接通狀態(tài)，從而在像素20中寫入(捕獲)信號電位(Vsig/Vxcs)。第一開關元件M在第二操作模式中在斷開(打開)狀態(tài)，在第二操作模式中，讀出保持電容22中保持的電位(下文中，稱為“保持電位”)，然后保持電位的極性被反相電路23反轉，并且反轉電位被再次寫入保持電容22。通過控制信號GATE1控制第一開關元件 M的開/關狀態(tài)。第二開關元件25的一端連接至第一開關元件M的另一端，并且第二開關元件25 的另一端連接至保持電容22的一個電極和液晶電容21的像素電極。第二開關元件25在第一操作模式中以及在第二操作模式的從保持電容22讀取保持電位的時段以及將反轉電位重寫入保持電容22的時段中處于接通(閉合)狀態(tài)。第二開關元件25在其他時段中處于斷開(打開)狀態(tài)。通過控制信號GATC2控制第二開關元件25的開/關狀態(tài)。第三開關元件沈的一端連接至第一開關元件M的另一端(第二開關元件25的一端)，并且第三開關元件沈在第一操作模式中處于斷開(打開)狀態(tài)。此外，第三開關元件沈在第二操作模式的讀取時段中被設定為接通(閉合)狀態(tài)，從而經(jīng)由第二開關元件 25從保持電容22讀出保持電位，并將保持電位施加至反相電路23的輸入端。通過控制信號SR1控制第三開關元件沈的開/關狀態(tài)。反相電路23的輸入端連接至第三開關元件沈的另一端。在第二操作模式的讀取時段中，反相電路23反轉經(jīng)由第二和第三開關元件25和沈從保持電容22讀出的保持電位的極性(即，反轉邏輯)。第四開關元件27的一端連接至第一開關元件M的另一端(第二開關元件25的一端)，并且第四開關元件27的另一端連接至反相電路23的輸出端。在第一操作模式中， 第四開關元件27處于斷開(打開)狀態(tài)。此外，第四開關元件27在第二操作模式的重寫時段中被設定為接通(閉合)狀態(tài)，從而將通過反相電路23反轉極性而獲得的反轉電位經(jīng)由第二開關元件25寫入保持電容22(重寫)。通過控制信號控制第四開關元件27的開/關狀態(tài)。用于控制開關元件M至27的開/關狀態(tài)的控制信號GATEp GATE2、SR1和在圖1的驅動定時發(fā)生器60的定時控制下適當?shù)貜目刂凭€驅動器50輸出。在根據(jù)具有上述配置的本實施方式的液晶顯示裝置10中，在第一操作模式中，第三開關元件沈和第四開關元件27處于斷開狀態(tài)。因此，由于將第一開關元件M和第二開關元件25設定為接通狀態(tài)，因此反映灰階的信號電位(模擬電位Vsig或二進制電位Vxcs)經(jīng)由第一和第二開關元件M和25從信號線31寫入保持電容22。即，第一操作模式是用于執(zhí)行將反映灰階的信號電位(Vsig/Vx。s)從信號線31寫入保持電容22的操作模式。在第二操作模式中，第一開關元件M處于斷開狀態(tài)。在該狀態(tài)下，第二開關元件 25和第三開關元件沈被設定為接通狀態(tài)，而第四開關元件27保持在斷開狀態(tài)。此時，保持電容22的保持電位經(jīng)由第二開關元件25和第三開關元件沈被讀出并被施加至反相電路 23的輸入端。反相電路23反轉保持電容22的保持電位的極性，并輸出反轉電位。之后，第三開關元件沈進入斷開狀態(tài)，并且第四開關元件27進入接通狀態(tài)。第四開關元件27經(jīng)由第二開關元件25將反相電路23的反轉電位寫入保持電容22 (重寫操作)。即，第二操作模式是用于執(zhí)行讀出保持電容22的保持電位并通過反相電路23執(zhí)行極性反轉(邏輯反轉)以將反轉電位再次寫入保持電容22的操作的操作模式。所謂的刷新操作是由該第二操作模式的一系列操作執(zhí)行的，即，從保持電容22讀出保持電位的讀取操作以及將通過反轉該保持電位的極性而獲得的反轉電位再次寫入保持電位22的重寫操作。由于第一開關元件M的操作，該刷新操作在像素20與信號線31 隔離的狀態(tài)下執(zhí)行。因此，在刷新操作中，具有高負載電容的信號線31既不充電也不放電。S卩，根據(jù)上述像素配置，由于在刷新操作中具有高負載電容的信號線31無需充電和放電，因此可以抑制刷新操作所伴隨的功耗。此外，在刷新操作中，由于反相電路23的操作，保持電容22中保持的電位的極性的反轉操作以第二操作模式的重復周期(例如，一幀周期)重復進行。結果，在由以一幀周期施加至液晶的電壓的極性反轉電壓驅動的液晶顯示裝置中，在存儲器顯示模式中，像素電極和對向電極之間的電位關系可以持續(xù)保持在適當?shù)臓顟B(tài)。如上所述，在使用保持反映灰階的信號電位(Vsig/Vx。s)的保持電容22作為DRAM 并能夠通過模擬顯示模式進行顯示以及通過存儲器顯示模式進行顯示的液晶顯示裝置10 中，本發(fā)明第一實施方式的主要特性是采用如下配置。具體地，在第二操作模式的從保持電容22讀出保持電位的讀取時段開始之前，對于像素20，反相電路23的輸入電位被設定為反相電路23的工作電源電壓范圍中的中間電位。反相電路23的工作電源電壓范圍是指作為反相電路23的工作電源電位的正側電源電位Vdd和負側電源電位Vss之間的電壓范圍。反相電路23的工作電源電壓范圍的中間電位是通過(Vdd-Vss)/2給出的電位。此處使用的術語“中間電位”的概念包含與隨后描述的用于操作例2的反相電路的工作點相對應的電壓以及與由(VDD-VSS)/2給出的電位完全相同的電位。另外，由于各種因素引起的例如大約士0. 3V的輕微變化的存在當然也包含在“中間電位”的概念中。如果第三開關元件沈變成斷開狀態(tài)，則反相電路23的輸入端變成浮置狀態(tài)。因此，反相電路23的輸入電容應被設定為高至一定程度，以在一段時間保持輸入電位，并抑制由于例如漏電流等引起的輸入電位的降低。如果反相電路23的輸入級由例如CMOS反相器形成，則輸入電容由構成該CMOS反相器的PchMOS晶體管和NchMOS晶體管的溝道寬度W、 溝道長度L、每單位面積的柵電容Cra等決定。以使得相對于保持電容22的電容比大約為1 10的方式，基于PchMOS晶體管和 NchMOS晶體管的溝道寬度W、溝道長度L、每單位面積的柵電容Cra等來確定反相電路23的輸入電容。反相電路23的輸入電容對保持電容22的電容比包含由于諸如元件間的差異的各種因素引起的、產(chǎn)生不同于1 10的一些差別的輕微變化的存在，以及恰好1 10。以下將考慮在從保持電容22讀取保持電位的時段開始之前不將中間電位施加至反相電路23的輸入端的情況。在該情況下，在將保持電容22的保持電位施加至反相電路 23的輸入端時，在保持電容22和反相電路23的輸入電容之間產(chǎn)生電容分布。具體地，如果所施加的保持電位和施加前的反相電路23的輸入電位之間的電位差很大，則在將保持電容22的保持電位施加至反相電路23的輸入端時產(chǎn)生電容分布。由于該電容分布，反相電路23的輸入電位被基于反相電路23的輸入電容和保持電容22之間的電容比的電位降低。因此，反相電路23的操作余量變小。相反，如果在從保持電容22讀取保持電位的時段開始之前，將反相電路23的輸入電位設定為中間電位，則相比于輸入電位沒有被設定為中間電位的情況，所施加的保持電位和施加前的反相電路23的輸入電位之間的電位差變小。由于該特征，在將保持電容22的保持電位施加至反相電路23的輸入端時，可以將由于該電容分布而引起的反相電路23的輸入電位降低的量抑制到比不施加中間電位時更小的值。結果，相比于不施加中間電位的情況，可以改善(擴大)反相電路23以及因此DRAM的操作余量。如上所述，在根據(jù)本實施方式的像素20中，在將保持電容22用作DRAM以簡化像素結構的配置中，在刷新操作中，具有高負載電容的信號線31的充電和放電是不必要的。 因此，可以抑制刷新操作所伴隨的功耗。此外，在第二操作模式中，在從保持電容22讀出保持電位之前，將反相電路23的工作電源電壓范圍中的中間電位施加至反相電路23的輸入端。這可以抑制由于電容分布而引起的反相電路23的輸入電位的降低。因此，相比于不給予中間電位的情況，可以改善反相電路的操作余量，并因此可以改善DRAM的操作余量。在本發(fā)明的第二實施方式中，采用了執(zhí)行用于如下操作的驅動的配置。具體地，對于像素20，在通過第四開關元件27寫入反轉電位后的一段時間，電源電位經(jīng)由第一開關元件M和第三開關元件沈從信號線31施加至反相電路23的輸入端。該驅動由控制線驅動器50執(zhí)行，控制線驅動器生成用于控制第一和第三開關元件M和沈的開/關狀態(tài)的控制信號GATE1和控制信號SR115 S卩，控制線驅動器50用作執(zhí)行上述驅動的驅動器。為了從信號線31施加電源電位，圖1中的信號線驅動器40進行操作，以在除反映灰階的信號電位(模擬電位Vsig/二進制電位Vxcs)之外，還適當?shù)貙⒃撾娫措娢惠敵龅叫盘柧€31。這里使用的術語“電源電位”基本上是指正側電源電位Vdd和負側電源電位Vss。當然，地電位也包含在負側電源電位Vss中。此外，“電源電位”的概念包含使得由于提供該電位作為反相電路的輸入而不發(fā)生隨后描述的直通電流的流動的電位，以及與電源電位Vdd 或電源電位Vss (地電位)完全相同的電位。另外，由于各種因素引起的例如大約士0.3V的輕微變化的存在當然也包含在“電源電位”的概念中。此外，施加至液晶電容21的對向電極的公共電位Vot和施加至保持電容22的另一電極的CS電位Ves通常被設定為電源電位VDD。因此，公共電位νωΜ和CS電位Ves，并且進一步地，其反轉電位XVot和XVcs,也包含在“電源電位”的概念中。順便說一下，在反相電路23的反轉操作之后，第三開關元件沈處于斷開狀態(tài)，并且反相電路幻的輸入端處于浮置狀態(tài)。因此，反相電路23的輸入端處于不穩(wěn)定狀態(tài)。如果反相電路23的輸入端處于不穩(wěn)定狀態(tài)，則輸入電位可能越出反相電路23的輸入級的閾值。結果，直通電流流經(jīng)反相電路23，并因此引起功耗的增加。相反，在通過第四開關元件27寫入反轉電位后的一段時間，通過將電源電位經(jīng)由第一和第三開關元件M和沈從信號線31施加至反相電路23的輸入端，反相電路23的輸入電位被穩(wěn)定至電源電位。這防止了輸入電位越出反相電路23輸入級的閾值的狀態(tài)的發(fā)生。結果，避免了直通電流流經(jīng)反相電路23，因此可以進一步抑制功耗。如果反相電路23的輸入級由例如PchMOS晶體管形成，則優(yōu)選地，將正側電源電位 VDD、公共電位￥_或CS電位Vcs施加至反相電路23的輸入端作為電源電位。如果反相電路 23的輸入級由例如NchMOS晶體管形成，則優(yōu)選地將負側電源電位Vss、公共電位Vot的反轉電位XVot或CS電位Ves的反轉電位XVes施加至反相電路23的輸入級作為電源電位。在這兩種情況下，輸入級的MOS晶體管可以確定地被設定為非導通狀態(tài)，因此可以防止直通電流流經(jīng)反相電路23。如果反相電路23的輸入級由例如CMOS反相器形成，則可以施加正側電源電位VDD、 Vcom或Ves或者施加負側電源電位Vss、XVcom或XVes作為電源電位。施加正側電源電位VDD、 νωΜ或Vcs，CMOS反相器的PchMOS晶體管可以確定地被設定為非導通狀態(tài)。施加負側電源電位Vss、XVroM或XVCS，CMOS反相器的NchMOS晶體管可以確定地被設定為非導通狀態(tài)。艮口， 不管是施加正側或負側電源電位，都可以防止直通電流流經(jīng)反相電路23。此外，如果反相電路23的輸入級由例如CMOS反相器形成，則即使沒有施加電源電位，通過施加確定地將構成CMOS反相器的晶體管中的一個設定為非導通狀態(tài)的電位，也可以實現(xiàn)預期目標。具體地，當反相電路23的正側電源電位為Vdd且PchMOS晶體管的閾值電壓為Vthp時，通過施加等于或高于(VDD-Vthp)的電位，可以確定地將PchMOS晶體管設定為非導通狀態(tài)?？蛇x地，當負側電源電位為Vss且NchMOS晶體管的閾值電壓為Vtta時，通過施加等于或低于(Vss+Vtta)的電位，可以確定地將NchMOS晶體管設定為非導通狀態(tài)。因此，通過將反相電路23的輸入電位穩(wěn)定至等于或高于(VDD-Vthp)的電位或者等于或低于(Vss+Vthn)的電位，可以防止直通電流流經(jīng)反相電路23?？梢圆捎没谝粚σ坏膶P系為每個像素20設置反相電路23的配置(像素配置例1)?？蛇x地，還可以采用為多個像素20共同地設置(共享)一個反相電路23的配置 (像素配置例2)。以下將具體描述像素配置例1和2。
[2-1.像素配置例1]圖4是示出根據(jù)像素配置例1的像素電路的電路圖。在圖4中，對于與圖3中的部分等同的部分給予相同的符號。根據(jù)像素配置例1的像素電路是基于一對一的對應關系為每個像素20設置反相電路23的電路配置例。(電路配置)在根據(jù)像素配置例1的像素電路中，例如，薄膜晶體管用作第一至第四開關元件 24至27。在下文中，第一至第四開關元件M至27將被稱為第一至第四開關晶體管M至 27。在該實例中，NchMOS晶體管用作第一至第四開關晶體管M至27。然而，還可以使用 PchMOS晶體管。通過施加至各個柵極的控制信號GATE” GATE2, SR1和SR2來控制第一至第四開關晶體管M至27的導通/非導通狀態(tài)。這些控制信號GATE” GATE2, SR1和SR2在圖1中的驅動定時發(fā)生器60的定時控制下，適當?shù)貜目刂凭€驅動器50輸出。第一開關晶體管M的一個主電極(漏極/源極)連接至信號線31。當在控制信號GATE1的控制下從信號線31在像素20中寫入(捕獲)反映灰階的信號電位(Vsig/Vxcs) 時，第一開關晶體管M被設定為導通狀態(tài)。第二開關晶體管25的一個主電極與液晶電容21的像素電極以及保持電容22的一個電極公共連接，并且另一主電極連接至第一開關晶體管M的另一主電極。當將反映灰階的信號電位(vsig/vx。s)從信號線31寫入保持電容22時，第二開關晶體管25在控制信號 GATE2的控制下被設定為導通狀態(tài)。第三開關晶體管沈的一個主電極連接至第一開關晶體管M的另一主電極(第二開關晶體管25的另一主電極)，并且第三開關晶體管沈的另一主電極連接至反相電路23 的輸入端。當從信號線31在像素20中寫入反映灰階的信號電位(Vsig/Vxcs)時，第三開關晶體管沈在控制信號SR1的控制下被設定為非導通狀態(tài)。此外，在控制信號SR1的控制下，在存儲器顯示模式中的刷新操作的執(zhí)行中，在緊挨著每幀的結束之前的一段時間中，第三開關晶體管26被設定為導通狀態(tài)。當?shù)谌_關晶體管沈處于導通狀態(tài)時，用作DRAM的保持電容22的保持電位經(jīng)由第二開關晶體管25和第三開關晶體管26讀出到反相電路23的輸入端。第四開關晶體管27的一個主電極連接至第一開關晶體管M的另一主電極(第二開關晶體管25的另一主電極)，并且第四開關晶體管27的另一主電極連接至反相電路23 的輸出端。當從信號線31在像素20中寫入反映灰階的信號電位(Vsig/Vxcs)時，第四開關晶體管27在控制信號的控制下被設定為非導通狀態(tài)。此外，在控制信號的控制下，在存儲器顯示模式中的刷新操作的執(zhí)行中，在每幀開始之后緊接著的一段時間中，第四開關晶體管27被設定為導通狀態(tài)。當?shù)谒拈_關晶體管27處于導通狀態(tài)時，通過反相電路23的極性反轉(邏輯反轉)而獲得的且反映灰階的信號電位經(jīng)由第四開關晶體管27和第二開關晶體管25被寫入保持電容22。反相電路23由例如CMOS反相器形成。具體地，反相電路23由串聯(lián)連接在電源電位Vdd的電源線和電源電位Vss的電源線之間的NchMOS晶體管232和PchMOS晶體管231組成。PchMOS晶體管231和NchMOS晶體管232的柵極公共連接，并用作反相電路23的輸入端。該輸入端連接至第三開關晶體管26的另一主電極。PchMOS晶體管231和NchMOS 晶體管232的漏極公共連接，并用作反相電路23的輸出端。該輸出端連接至第四開關晶體管27的另一主電極。(電路操作)以下將對每個顯示模式分別描述根據(jù)具有上述配置的像素配置例1的像素電路的電路操作。(1)模擬顯示模式圖5A至圖5C是用于解釋根據(jù)像素配置例1的像素電路的模擬顯示模式的操作的定時波形圖。圖5A至圖5C分別示出了波形，圖5A是信號線31的電位(即，反映灰階的信號電位)的波形，圖5B是控制信號GATE1AiATE2的波形，以及圖5C是控制信號SR/S&的波形。在本實例中，液晶電容21的像素電極和對向電極之間所施加的電壓的極性以一個水平周期的周期(1H/每線)進行反轉，S卩，執(zhí)行線反轉驅動。眾所周知，在液晶顯示裝置中，關于公共電位^ (以公共電位Vot為中心)以一定周期反轉施加至液晶的電壓的極性的AC驅動被執(zhí)行，以防止由于對液晶持續(xù)施加相同極性的DC電壓而引起例如液晶電阻率 (物質固有的電阻)的劣化。在本實例中，執(zhí)行線反轉驅動作為該AC驅動。為了實現(xiàn)該線反轉驅動，如圖5A所示，以IH周期反轉反映灰階的信號電位的極性，該反映灰階的信號電位是信號線31的電位。在圖5A的波形中，高側電位為Vddi，低側電位為VSS1。圖5A示出了最大擺幅Vddi-Vssi的情況的實例。實際上，根據(jù)灰階，信號線31的電位位于Vddi-Vssi范圍內的任意電位水平。在示出了控制信號GATE1AiATE2的波形的圖5B中，高側電位為Vdd2且低側電位為VSS2。在將反映灰階的信號電位從信號線31寫入保持電容22的寫入時段中，控制信號 GATE1AiATE2處于高側電位Vdd2。并且，在示出了控制信號SR/S&的波形的圖5C中，高側電位為Vdd2且低側電位為 Vss20在模擬顯示模式中，控制信號SR1ZiSI^2總是處于低側電位VSS2。圖6示出了當在模擬顯示模式中從信號線31寫入反映灰階的信號電位時像素20 中的狀態(tài)。為了便于理解，在圖6中，通過使用開關符號來表示第一至第四開關晶體管M 至27。在反映灰階的信號電位的寫入時段中，第一和第二開關晶體管M和25都處于導通狀態(tài)(開關閉合狀態(tài))。另一方面，第三和第四開關晶體管26和27在整個時段都處于非導通狀態(tài)(開關打開狀態(tài))，并將液晶電容21的像素電極和保持電容22完全從反相電路 23電隔離。從而，如圖6中的點劃線所示，反映灰階的信號電位經(jīng)由第一開關晶體管對和第二開關晶體管25寫入保持電容22。(2)存儲器顯示模式在存儲器顯示模式中，執(zhí)行將反映灰階的信號電位從信號線31寫入保持電容22 的寫入操作和刷新保持電容22的保持電位的刷新操作。例如，在改變顯示內容的情況下執(zhí)行寫入操作。將反映灰階的信號電位從信號線31寫入保持電容22的操作與模擬顯示模式中相同，因此省略了其描述。圖7A至圖7D是用于解釋根據(jù)像素配置例1的像素電路的存儲器顯示模式中的刷新操作的定時波形圖，并基于每幀(IF)示出了驅動操作的關系。圖7A至圖7D分別示出了波形，圖7A是控制信號GATE2的波形，圖7B是控制信號SR/S&的波形，圖7C是CS電位Vcs 的波形，以及圖7D是寫入保持電容22的信號電位PIX的波形。從圖7A至圖7D的定時波形圖中顯而易見，在控制信號GATE2和控制信號SR1ZiSI^2 中，高側電位以一幀周期以脈沖方式發(fā)生(出現(xiàn))。CS電位Vcs以一幀周期交替切換到高側電位和低側電位。寫入保持電容22的信號電位PIX的極性以一幀周期被反轉，以實現(xiàn)AC 驅動。在存儲器顯示模式中，控制信號GATE1總是處于低側電位。因此，第一開關晶體管 M處于非導通狀態(tài)(開關打開狀態(tài))，并將像素20從信號線31電隔離。[2_2·像素配置例2]圖8是示出根據(jù)像素配置例2的像素電路的電路圖。在圖8中，對于與圖4等同的部分給以相同的符號。根據(jù)像素配置例2的像素電路是用于彩色顯示的像素，并且一個像素例如由R、G和B的三個子像素20K、20e和20b組成。此外，三個子像素20K、20e和20B共享一個反相電路23。(電路配置)同樣，在根據(jù)像素配置例2的像素電路中，與根據(jù)像素配置例1的像素電路類似， 例如，使用薄膜晶體管作為用作第一至第四開關元件的第一至第四開關晶體管M至27。對應于紅色(R)的子像素20κ除了液晶電容21κ和保持電容22κ，還具有第二開關晶體管25κ。第二開關晶體管2 的一個主電極與液晶電容21κ的像素電極和保持電容22κ 的一個電極公共連接，并且第二開關晶體管2 的另一主電極連接至第一開關晶體管M的另一主電極。當將反映灰階的信號電位(Vsig/Vx。s)寫入保持電容2 時，第二開關晶體管 25e在對應于紅色的控制信號GATEai的控制下被設定為導通狀態(tài)。類似地，對應于綠色(G)的子像素20e除了液晶電容21e和保持電容22e，還具有第二開關晶體管25e。第二開關晶體管2 的一個主電極與液晶電容21e的像素電極和保持電容2 的一個電極公共連接，并且第二開關晶體管25g的另一主電極連接至第一開關晶體管 M的另一主電極。當將反映灰階的信號電位(Vsig/Vx。s)寫入保持電容2 時，第二開關電容器25g在對應于綠色的控制信號GATEm的控制下被設定為導通狀態(tài)。類似地，對應于藍色(B)的子像素20B除了液晶電容21B和保持電容22B，還具有第二開關晶體管25b。第二開關晶體管2 的一個主電極與液晶電容21b的像素電極和保持電容2 的一個電極公共連接，并且第二開關晶體管2 的另一主電極連接至第一開關晶體管 M的另一主電極。當將反映灰階的信號電位(Vsig/Vx。s)寫入保持電容2 時，第二開關電容器2 在對應于藍色的控制信號GATE2b的控制下被設定為導通狀態(tài)。對于這些子像素20Κ、20<^Π 20β，公共地設置反相電路23、第一開關晶體管24、以及第三和第四開關晶體管沈和27。反相電路23的電路配置、第一、第三和第四開關元件24、 26和27之間的連接關系、以及這些部件的功能，基本上與像素配置例1相同。具體地，第一開關晶體管M的一個主電極(漏極/源極)連接至信號線31。當從信號線31在像素20中寫入(捕獲)反映灰階的信號電位(Vsig/Vxcs)時，第一開關晶體管 24在控制信號GATE1的控制下被設定為導通狀態(tài)。第三開關晶體管沈的一個主電極連接至第一開關晶體管M的另一主電極(第二開關晶體管25κ、2%和2 的另一主電極)，并且第三開關晶體管沈的另一主電極連接至反相電路23的輸入端。當從信號線31在像素20中寫入反映灰階的信號電位(Vsig/Vxcs)時， 第三開關晶體管26在控制信號SR1的控制下被設定為非導通狀態(tài)。此外，在控制信號SR1的控制下，在存儲器顯示模式中的刷新操作的執(zhí)行中，在緊挨著每幀的結束之前的一段時間，第三開關晶體管26被設定為導通狀態(tài)。當?shù)谌_關晶體管沈處于導通狀態(tài)時，每個都用作DRAM的保持電容22κ、24和2 的保持電位經(jīng)由第二開關晶體管25κ、2%和2 以及第三開關晶體管沈讀出到反相電路23的輸入端。第四開關晶體管27的一個主電極連接至第一開關晶體管M的另一主電極(第二開關晶體管25κ、2%和2 的另一主電極)，并且第四開關晶體管27的另一主電極連接至反相電路23的輸出端。當從信號線31在像素20中寫入反映灰階的信號電位(Vsig/Vxcs)時， 第四開關晶體管27在控制信號的控制下被設定為非導通狀態(tài)。此外，在控制信號的控制下，在存儲器顯示模式中的刷新操作的執(zhí)行中，每幀的開始之后緊接著的一段時間，第四開關晶體管27被設定為導通狀態(tài)。當?shù)谒拈_關晶體管 27處于導通狀態(tài)時，通過反相電路23的極性反轉(邏輯反轉)而獲得的且反映灰階的信號電位經(jīng)由第四開關晶體管27和第二開關晶體管25κ、2%和2 寫入保持電容22κ、24和
2 2β ο反相電路23例如由CMOS反相器形成。具體地，反相電路23由串聯(lián)連接在電源電位Vdd的電源線和電源電位Vss的電源線之間的PchMOS晶體管231和NchMOS晶體管232組成。PchMOS晶體管231和NchMOS晶體管232的柵極公共連接，并用作反相電路23的輸入端。該輸入端連接至第三開關晶體管26的另一主電極。PchMOS晶體管231和NchMOS 晶體管232的漏極公共連接，并用作反相電路23的輸出端。該輸出端連接至第四開關晶體管27的另一主電極。(電路操作)以下將對每個顯示模式分別描述根據(jù)具有上述配置(S卩，子像素ΖΟκ^Ο。* 。。的像素配置例2的像素電路的電路操作。(1)模擬顯示模式圖9Α至圖9F是用于解釋根據(jù)像素配置例2的像素電路的模擬顯示模式的操作的定時波形圖。圖9Α至圖9F分別示出了波形，圖9Α是信號線31的電位的波形，圖9Β是控制信號GATE1的波形，圖9C是對應于紅色的控制信號GATE2k的波形，圖9D是對應于綠色的控制信號GAT^的波形，圖9Ε是對應于藍色的控制信號GATE2b的波形，圖9F是控制信號 SR1ZSR2的波形。在本實例中，液晶電容21Κ、21<^Π 21β的像素電極和對向電極之間所施加的電壓的極性以一個水平周期的周期(1Η/每行)進行反轉，S卩，執(zhí)行線反轉驅動(AC驅動)。為了實現(xiàn)該線反轉驅動，如圖9A所示，以IH周期反轉反映灰階的信號電位的極性，該信號電位是信號線31的電位。在圖9A中示出的反映灰階的信號電位的波形中，高側電位為Vddi并且低側電位為 Vssio圖9A示出了最大擺幅Vddi-Vssi的情況的實例。實際上，根據(jù)灰階，信號線31的電位處于Vddi-Vssi范圍內的任意電位水平。
在示出了控制信號GATE1的波形的圖9B中，高側電位為Vdd2且低側電位為VSS2。在將反映灰階的信號電位從信號線31寫入保持電容22κ、24和2 的寫入時段中，控制信號 GATE1處于高側電位Vdd2。同樣，在示出了控制信號GATE2K、GATE^；和GATE2b的各個波形的圖9C、圖9D和圖9E 中，高側電位為Vdd2且低側電位為VSS2。在將反映灰階的信號電位從信號線31寫入保持電容22κ、24和2 的寫入時段中，即，在控制信號GATE1處于高側電位Vdd2的時段中，控制信號GATE2K、GATE2g和GATE2b以例如R — G — B的順序切換到高側電位VDD2?？刂菩盘朑ATE2K、GATE2g和GATE2b處于高側電位Vdd2的時段被設定為彼此不重疊。 在控制信號GATE2K、GATE2g和GATE2b處于高側電位Vdd2的每個時段中，與相應的一個顏色對應的并反映灰階的信號電位Vsig從圖1中的信號線驅動器40輸出到信號線31。如示出了控制信號SR/S&的圖9F所示，高側電位為Vdd2并且低側電位為VSS2。在模擬顯示模式中，控制信號SR1ZiSI^2總是處于低側電位VSS2。(2)存儲器顯示模式在存儲器顯示模式中，執(zhí)行將反映灰階的信號電位從信號線31寫入保持電容22κ、 2 和2 的寫入操作和刷新保持電容22κ、24和2 的保持電位的刷新操作。例如，在改變顯示內容的情況下執(zhí)行寫入操作。將反映灰階的信號電位從信號線31寫入保持電容22κ、 2 和2 的操作與模擬顯示模式中相同，因此省略了其描述。圖IOA至圖IOH是用于解釋根據(jù)像素配置例2的像素電路的存儲器顯示模式中的刷新操作的定時波形圖，并基于每幀(IF)示出了驅動操作的關系。圖IOA至圖IOE分別示出了波形，圖IOA是控制信號GATE2k的波形，圖IOB是控制信號GATEx的波形，圖IOC是控制信號GATE2b的波形，圖IOD是控制信號SVS&的波形，圖IOE是CS電位Vcs的波形。此外，圖IOF至圖IOH分別示出了波形，圖IOF是寫入保持電容2 的信號電位PDCkW波形， 圖IOG是寫入保持電容2 的信號電位PIXe的波形，以及圖IOH是寫入保持電容22b的信號電位PMb的波形。從圖IOA至圖IOH的定時波形圖中顯而易見，在控制信號GATE2K、GATE2g和GATE2b 中，高側電位以三幀周期以脈沖方式發(fā)生(出現(xiàn))。在控制信號SR/S&中，高側電位以一幀周期以脈沖方式發(fā)生(出現(xiàn))。CS電位Vcs以一幀周期交替切換到高側電位和低側電位。在圖10F、圖IOG和圖IOH中，虛線示出的波形是CS電位Vcs的波形，并且實線示出的波形是反映灰階的信號電位PMK、PIXe和PMb的波形。隨著CS電位V。s以一幀周期改變，反映灰階的信號電位PMK、PIXe和PIXB也以一幀周期改變。然而，CS電位Vcs和信號電位PMK、PIXe和PMb之間的電位關系以三幀周期改變。S卩，以三幀周期執(zhí)行各個顏色的保持電容22κ、24和2 的保持電位PMK、PIXg和 PIXb的極性反轉操作和刷新操作。當然，子像素20Κ、20<^Π 20β中的電位關系從先前極性反轉操作和刷新操作保持到當前極性反轉操作和刷新操作。因此，在本實例的情況下，盡管刷新率是三幀周期，但保持電容22κ、24和2 應該是能夠保持反映灰階的信號電位PDCK、PIXe 和PIXb的電容。在存儲器顯示模式中，控制信號GATE1總是處于低側電位。因此，第一開關晶體管 M處于非導通狀態(tài)(開關打開狀態(tài))，并使每個子像素20Κ、20<^Π 2 從信號線31電隔離。以下將描述在第二操作模式中，在從保持電容22讀出保持電位的讀取時段開始之前，將反相電路23的工作電源電壓范圍中的中間電位施加至反相電路23的輸入端的具體操作實例。[2-3.操作實例 1]圖IlA至圖IlH是定時波形圖，用于解釋根據(jù)操作實例1的用于將中間電位施加至反相電路23的輸入端的驅動方法的操作，具體地，用于解釋關于某掃描線的存儲器顯示模式中的操作。以下將通過將上述像素配置例2的像素電路中對應于綠色的子像素20G的情況作為實例進行描述。然而，同樣對其他顏色的子像素2 和20b以及像素配置例1的像素電路執(zhí)行與子像素20e類似的操作。在圖IlA至圖IlE中，以放大的方式示出了在圖IOA至圖IOH的幀邊界部分附近的信號線31的電位的波形(圖11A)、控制信號GATE1的波形(圖11B)、對應于G的控制信號 GATE2g的波形(圖11C)、控制信號SR1的波形(圖11D)、以及控制信號SR2的波形(圖11E)。 此外，在圖IlF至圖IlH中，以放大的方式示出了保持在保持電容2 中的電位PIXe(保持電位)的波形、反相電路23的輸入電位INVin的波形及其輸出電位INVout的波形。在圖IlA至圖IlH中，當前幀表示為幀N并且下一幀表示為幀N+1。在本實例中， 例如，IH被用作控制信號GATEp GATE2g, SR1和的脈沖寬度的單位。在從緊挨著當前幀N的結束之前(本實例中，2H之前)的定時到下一幀N+1的開始之后緊接著(在本實例中，2H之后)的定時的一段時間(在本實例中，4H時段)內，將用于控制第二開關晶體管25g的導通/非導通狀態(tài)的控制信號GATE2e設定為高側電位VDD2。由于將控制信號GATEm設定為高側電位Vdd2并且將第二開關晶體管25G設定為導通狀態(tài)，第二操作模式開始。以下將描述的在第二操作模式開始之前所執(zhí)行的操作是操作實例1的特征點。具體地，在第二操作模式的讀取時段開始之前(在本實例中，2H之前)，僅在一段時間(在本實例中，IH周期)將控制信號GATC1和控制信號SR1S定為高側電位VDD2。此時，反相電路 23的工作電源電壓范圍中的中間電位Vmid從圖1中的信號線驅動器40輸出到信號線31。因此，響應于控制信號GATE1和控制信號SR1，第一和第三開關晶體管M和沈變成導通狀態(tài)。從而，中間電位Vmid經(jīng)由第一和第三開關晶體管M和沈寫入反相電路23的輸入端。因此，反相電路23的輸入電位INVin成為中間電位Vmid。在反相電路23的輸入電位 INVin以這種方式被設定為中間電位Vmid之后，控制信號GATE2e被設定為高側電位VDD2，并且第二開關晶體管2 變成導通狀態(tài)，從而第二操作模式開始。除了中間電位Vmid的寫入時段以外，還僅在緊挨著每幀的結束之前(本實例中，2H 之前)的一段時間(在本實例中，IH周期)，將用于控制第三開關晶體管沈的導通/非導通狀態(tài)的控制信號SR1S定為高側電位VDD2。僅在每幀的開始之后(本實例中，IH之后)緊接著的一段時間(在本實例中，2H周期)，將用于控制第四開關晶體管27的導通/非導通狀態(tài)的控制信號設定為高側電位VDD2。在控制信號GATEm被設定為高側電位Vdd2并且第二開關晶體管25G變成導通狀態(tài)的幀邊界部分附近，首先，控制信號SR1被設定為高側電位VDD2，從而第三開關晶體管沈變成導通狀態(tài)。由于該操作，保持電容2 的保持電位PIXe經(jīng)由第二和第三開關晶體管2 和 26讀出，并施加至反相電路23的輸入端。
以下將考慮在從保持電容2 讀取保持電位PIXe的時段開始之前，不將中間電位 Vmid施加至反相電路23的輸入端的情況。在該情況下，在將保持電容2 的保持電位PIXe 施加至反相電路23的輸入端時，在保持電容22e和反相電路23的輸入電容之間產(chǎn)生電容分布。具體地，當在反相電路23的輸入電位INVin例如處于低側電位Vssi的狀態(tài)下寫入等于高側電位Vddi的保持電位PDCeW，由于該寫入的定時處的電位差很大，因此在保持電容 2 和反相電路23的輸入電容之間產(chǎn)生電容分布。由于該電容分布，如圖IlG中的虛線所示，反相電路23的輸入電位INVin降低了電位AV1，電位AV1取決于該電位差以及保持電容2 和反相電路23的輸入電容之間的電容比。因此，反相電路23的操作余量變小。相反，在根據(jù)操作實例1的驅動方法中，如上所述，在從保持電容2 讀取保持電位PIXe的時段開始之前，中間電位Vmid施加至反相電路23的輸入端。由于該特征，相比于不施加中間電位Vmid時的情形，施加至反相電路23的輸入端的保持電位PIXe和施加前的輸入電位INVin之間的電位差變小。因此，在將保持電容22e的保持電位PIXe施加至反相電路23的輸入端時，可以使得由于電容分布引起的反相電路23的輸入電位INVin的降低量AV2小于不施加中間電位 Vmid時的降低量Mxo結果，當將中間電位Vmid施加至輸入端時，相比于不將中間電位Vmid施加至反相電路23的輸入端的情況，可以改善(擴大)反相電路23以及因此DRAM的操作余量。反相電路23反轉從保持電容2 讀出的保持電位PIXe的極性(邏輯)。通過反相電路23的該操作，輸入電位INVin( = Vddi-AV2)通過極性反轉成為等于低側電位Vssi的輸出電位INV。ut。在反相電路23的輸入和輸出電位INVin和INV。ut中，高側電位Vddi相當于圖8中的正側電源電位VDD，并且低側電位Vssi相當于負側電源電位Vss。在第三開關晶體管沈的柵極和源極之間存在寄生電容。因此，在控制信號SR1從高側電位Vdd2到低側電位Vffi2轉變的定時，歸因于寄生電容引起的耦合，反相電路23的輸入電位INVin從電位(Vddi-AV2)輕微下降(降低)。在下一幀N+1開始之后，控制信號被設定為高側電位VDD2，從而第四開關電容器27變成導通狀態(tài)。由于該操作，通過反相電路23的極性反轉(邏輯反轉)而獲得的信號電位(即，反相電路23的輸出電位INV。ut)經(jīng)由第四和第二開晶體管27和2 寫入保持電容22e。結果，保持電容2 的保持電位PIXeW極性被反轉。通過該一系列操作，執(zhí)行了保持電容2 的保持電位PIXe的極性反轉操作和刷新操作。在刷新操作中，具有高負載電容的信號線31既不充電也不放電。換句話說，由于第一至第四開關晶體管對至27以及反相電路23的操作，可以在不對具有高負載電容的信號線31進行充電和放電的情況下執(zhí)行保持電容22e的保持電位PIXe的刷新操作。在存儲器顯示模式期間，以三幀周期重復地執(zhí)行保持電容2 的保持電位PIXe的上述極性反轉操作和刷新操作。雖然以上將子像素20e的情況作為實例進行了描述，但是上述操作是基于每幀順次為對應于紅色顯示的子像素20κ、對應于綠色顯示的子像素20e、 對應于藍色顯示的子像素20b執(zhí)行的。子像素的次序可以是任意次序。如上所述，在根據(jù)操作實例1的驅動方法中，通過在從保持電容2 讀取保持電位 PIXg的時段開始之前將中間電位Vmid施加至反相電路23的輸入端，可以實現(xiàn)以下操作和效果。具體地，相比于不施加中間電位Vmid時的情況，施加至反相電路23的輸入端的保持電位PIXe和施加之前的輸入電位INVin(即，中間電位Vmid)之間的電位差變小。由于該特征，在將保持電容22e的保持電位PIXe施加至反相電路23的輸入端時， 可以使得由于電容分布而引起的反相電路23的輸入電位INVinW降低量比不施加中間電位Vmid時小。因此，相比于不將中間電位Vmid施加至反相電路23的輸入端的情況，可以改善(擴大)反相電路23以及因此DRAM的操作余量。從上述關于操作的描述顯而易見，在操作實例1中，圖1中示出的生成控制信號 GATE1和控制信號SR1以驅動第一和第三開關晶體管M和沈的控制線驅動器50，用作執(zhí)行驅動以將中間電位Vmid施加至反相電路23的輸入端的驅動器。順便說一下，在反相電路23的極性反轉操作之后，第三開關晶體管沈處于非導通狀態(tài)，因此反相電路23的輸入端處于浮置狀態(tài)。在該浮置狀態(tài)下，已經(jīng)由于電容耦合而降低至電位Vddi ( = VDD)-AV的反相電路23的輸入電位INVin處于不穩(wěn)定狀態(tài)，并可能由于例如漏電流而降低。如果輸入電位INVin越出反相電路23所包括的PchMOS晶體管231的閾值電壓Vthp， 即，變得低于Vddi ( = VDD) -Vthp，則PchMOS晶體管231變成導通狀態(tài)。此時，NchMOS晶體管 232處于導通狀態(tài)，因此直通電流經(jīng)由MOS晶體管231和232流經(jīng)反相電路23。直通電流流經(jīng)反相電路23引起單個像素20的功耗以及因此整個液晶顯示裝置10的功耗的增加。因此，在根據(jù)操作實例1的像素20中，在通過第四開關元件27寫入反轉電位后的一段時間，反相電路23的輸入電位INVin被穩(wěn)定至電源電位，以防止直通電流流經(jīng)反相電路 23。具體地，在從控制信號從高側電位Vdd2轉換到低側電位Vffi2的定時經(jīng)過了一段時間 (在本實例中，1Η)之后，控制信號GATE1和SR1僅在一段時間(在本實例中，1Η)從低側電位Vss2切換到高側電位Vdd2。此時，電源電位，例如，相當于低側電位Vssl的地(GND)電位，而不是反映灰階的信號電位，從圖1所示的信號線驅動器40輸出到信號線31。由于響應于控制信號GATEjP SR1 將第一和第三開關晶體管M和26設定為導通狀態(tài)，因此地(GND)電位經(jīng)由這些開關晶體管M和沈從信號線31寫入反相電路23的輸入端。這提供了反相電路23的輸入電位INVin在極性反轉操作之后被穩(wěn)定至電源電位 (具體地，地(GND)電位)的狀態(tài)。在輸入電位INVin被穩(wěn)定至地電位的狀態(tài)下，雖然PchMOS 晶體管231處于導通狀態(tài)，但NchMOS晶體管232確定地被設定為非導通狀態(tài)。因此，直通電流不流經(jīng)反相電路23。這可以抑制單個像素20的功耗以及因此整個液晶顯示裝置10的功耗。具體地，通過使用負側(低側)電源電位Vssi，即，本實例中的地(GND)電位作為電源電位以穩(wěn)定反相電路23的輸入電位INVin,可以實現(xiàn)特定操作和效果。具體地，在控制信號SR1從高側電位Vdd2轉換到低側電位Vffi2的定時，歸因于由于第三開關晶體管沈的柵極和源極之間存在的寄生電容引起的耦合，反相電路23的輸入電位INVin從地電位進一步下降電位Δ V。因此，NchMOS晶體管232可以更確定地被設定為非導通狀態(tài)，因此可以更確定地避免直通電流流經(jīng)反相電路23。具體地，即使輸入電位INVin由于直到下一幀的穩(wěn)定操作之前的一幀周期中的一些漏電流的流動而增大，由于該電位從(地電位-ΔΥ)增大，因此相比于電位從地電位增大的情況，可以更確定地保持NchMOS晶體管232的非導通狀態(tài)?？梢詫⒄齻入娫措娢籚ddi而不是負側電源電位Vssi從信號線31寫入反相電路23 的輸入端作為電源電位，以穩(wěn)定反相電路23的輸入電位INVin。通過將反相電路23的輸入電位INVin穩(wěn)定至正側電源電位Vddi，雖然NchMOS晶體管232處于導通狀態(tài)，但是PchMOS晶體管231可以確定地被設定為非導通狀態(tài)。因此，直通電流不流經(jīng)反相電路23。順便說一下，在根據(jù)操作實例1的像素20中，由于采用將保持電容22用作DRAM 的配置，因此從信號線31到保持電容22的寫入路徑基于由第一和第二開關晶體管M和25 組成的雙晶體管結構。根據(jù)該雙晶體管結構，即使在超過規(guī)定值的漏電流流經(jīng)一個開關晶體管M/25時，另一個開關晶體管25/M也可以防止超過規(guī)定值的漏電流的流動。因此，可以獲得使得漏電流小于規(guī)定值的液晶顯示面板ιοΑ。為了將反相電路23的輸入電位INVilJI定至電源電位，通常會考慮總是將第一開關晶體管M設定為導通狀態(tài)以將電源電位從信號線31施加至反相電路23的輸入端的技術。然而，在利用保持電容22作為DRAM的像素20采用雙晶體管結構的情況下，鑒于上述漏電流，總是將第一開關晶體管M設定為導通狀態(tài)并不是優(yōu)選的。因此，在根據(jù)操作實例 1的采用雙晶體管結構的像素20中，有效的是使用上述僅在一幀周期中的一段時間將第一開關晶體管M設定為導通狀態(tài)以將電源電位從信號線31施加至反相電路23的輸入端的技術。[2-4.操作實例 2]圖12A至圖12H是定時波形圖，用于解釋根據(jù)操作實例2的用于將中間電位施加至反相電路23的輸入端的驅動方法的操作，具體地，用于解釋關于某掃描線的存儲器顯示模式中的操作。以下將通過將上述像素配置例2的像素電路中對應于綠色的子像素20e的情況作為實例進行描述。然而，同樣對其他顏色的子像素2 和20b以及像素配置例1的像素電路執(zhí)行與子像素20G類似的操作。在圖12A至圖12E中，以放大的方式示出了在圖IOA至圖IOH的幀邊界部分附近的信號線31的電位的波形(圖12A)、控制信號GATE1的波形(圖12B)、對應于G的控制信號 GATE2g的波形(圖12C)、控制信號SR1的波形(圖12D)、以及控制信號SR2的波形(圖12E)。 此外，在圖12F至圖12H中，以放大的方式示出了保持在保持電容2 中的電位PIXe(保持電位)的波形、反相電路23的輸入電位INVin的波形及其輸出電位INVout的波形。在圖12A至圖12H中，當前幀表示為幀N并且下一幀表示為幀N+1。在本實例中， 例如，IH被用作控制信號GATEp GATE2g, SR1和的脈沖寬度的單位。與操作實例1類似，由于將控制信號GATE2e設定為高側電位Vdd2并將第二開關晶體管2 設定為導通狀態(tài)，第二操作模式開始。以下將描述的并且在第二操作模式開始之前所執(zhí)行的操作是操作實例2的特征點。具體地，在第二操作模式的讀取時段開始之前(在本實例中，2H之前)，控制信號SR1和都被設定為高側電位Vdd2。在本實例中，控制信號SR1在3H周期上被設定為高側電位VDD2。在該3H周期的第三H周期中，高側電位Vdd2的周期與控制信號GATEm的周期重疊?？刂菩盘杻H在IH周期被設定為高側電位VDD2。以下操作也是可能的。具體地，控制信號SR1同樣僅在IH周期被設定為高側電位
26Vdd20之后，與操作實例1類似，當控制信號GATE2e被設定為高側電位Vdd2時，控制信號SR1 再次被設定為高側電位VDD2。然而，鑒于抑制功耗，將控制信號SR1在冊周期上連續(xù)設定為高側電位Vdd2是優(yōu)選的，這是因為第三開關晶體管沈的開關操作的次數(shù)少。在第二操作模式的讀取時段開始之前，控制信號SR1和都被設定為高側電位 Vdd2，從而第三和第四開關晶體管26和27都變成導通狀態(tài)。因此，反相電路23的輸入和輸出端經(jīng)由第三和第四開關晶體管沈和27電連接(短路)。因為反相電路23的特性，由于輸入端和輸出端之間的短路，反相電路23的輸入電位INVin成為其工作電源電壓范圍中的中間電位Vmid。在反相電路23的輸入電位INVin以這種方式被設定為中間電位Vmid之后，控制信號GATEm被設定為高側電位Vdd2，并且第二開關晶體管2 變成導通狀態(tài)，從而第二操作模式開始。在控制信號GATE2e被設定為高側電位Vdd2并且第二開關晶體管25e變成導通狀態(tài)的幀邊界部分附近，控制信號SR1被連續(xù)地設定為高側電位Vdd2，從而第三開關晶體管沈處于導通狀態(tài)。因此，保持電容2 的保持電位PIXe經(jīng)由第二和第三開關晶體管2 和沈讀出，并被施加至反相電路23的輸入端。在從保持電容22e讀取保持電位PIXe的時段開始之前，反相電路23的輸入電位 INVin被設定為中間電位Vmid。由于該特征，相比于輸入電位INVil^S有被設定為中間電位 Vfflid的情形，施加至反相電路23的輸入端的保持電位PIXe和施加前的輸入電位INVin(即， 中間電位Vmid)之間的電位差變小。因此，在將保持電容22e的保持電位PIXe施加至反相電路23的輸入端時，可以使得由于電容分布而引起的反相電路23的輸入電位INVin的降低量AV2小于輸入電位INVin 不被設定為中間電位Vmid時的降低量Mlo結果，當輸入電位INVin被設定為中間電位Vmid 時，相比于反相電路23的輸入電位INVin不被設定為中間電位Vmid的情況，可以改善(擴大)反相電路23以及因此DRAM的操作余量。在下一幀N+1開始之后，控制信號被設定為高側電位VDD2，從而第四開關電容器27變成導通狀態(tài)。由于該操作，通過反相電路23的極性反轉(邏輯反轉)而獲得的信號電位(即，反相電路23的輸出電位INV。ut)經(jīng)由第四和第二開晶體管27和2 寫入保持電容22e。結果，保持電容2 的保持電位PIXeW極性被反轉。通過該一系列操作，執(zhí)行了保持電容2 的保持電位PIXe的極性反轉操作和刷新操作。在刷新操作中，具有高負載電容的信號線31既不充電也不放電。換句話說，由于第一至第四開關晶體管M至27以及反相電路23的操作，可以在不對具有高負載電容的信號線31進行充電和放電的情況下執(zhí)行保持電容22e的保持電位PIXe的刷新操作。在存儲器顯示模式時期，以三幀周期重復地執(zhí)行保持電容2 的保持電位PIXe的上述極性反轉操作和刷新操作。雖然以上將子像素20e的情況作為實例進行了描述，但是上述操作是基于每幀順次為對應于紅色顯示的子像素20κ、對應于綠色顯示的子像素20e、 對應于藍色顯示的子像素20b執(zhí)行的。子像素的次序可以是任意次序。如上所述，在根據(jù)操作實例2的驅動方法中，通過在從保持電容2 讀取保持電位 PIXg的時段開始之前將反相電路23的輸入電位INVinS定為中間電位Vmid，可以實現(xiàn)與操作實例1相同的操作和效果。具體地，相比于輸入電位INVin不被設定為中間電位Vmid的情況，通過將反相電路23的輸入電位INVinS定為中間電位Vmid，可以抑制由于電容分布而引起的輸入電位INVin的降低。因此，可以改善DRAM的操作余量。從上述關于操作描述中顯而易見，在操作實例2中，圖1中示出的生成控制信號 SR1和以驅動第三和第四開關晶體管沈和27的控制線驅動器50，用作執(zhí)行驅動以將中間電位Vmid施加至反相電路23的輸入端的驅動器。因為采用了通過反相電路的輸入和輸出端之間的短路將反相電路23的輸入電位 INVinS定為中間電位Vmid的配置，因此除了上述操作和效果，操作實例2還能實現(xiàn)操作實例 1中沒有實現(xiàn)的操作和效果。具體地，可以確定地執(zhí)行反轉操作而不受構成反相電路23的晶體管的特性差異(變化)的影響。這一點將在后面具體描述。首先，操作實例1中，固定電位(即，中間電位Vmid)被輸入(施加)至反相電路23 的輸入端，反相電路23的輸入-輸出特性如圖13A所示。在圖13A中，實線(a)示出了典型輸入-輸出特性，并且點劃線(b)和(c)示出了反相電路23的晶體管特性存在差異時的輸入-輸出特性。點線圈所包圍的點表示反相電路23的工作點。在操作實例1中，固定電位被輸入至反相電路23的輸入端，當輸入電位INVin在固定電位(中間電位Vmid)被輸入之后輕微地朝高側偏移時，在某些情況下，由于晶體管的特性差異的影響，輸出電位INV。ut不足以變成低側電位。這在圖1 中示出。在操作實例2中，反相電路23的輸入和輸出端短路，反相電路23的輸入-輸出特性如圖14A所示。在圖14A中，實線(a)示出了典型輸入-輸出特性，并且點劃線(b)和 (c)示出了反相電路23的晶體管特性存在差異時的輸入-輸出特性。點線圈包圍的點表示反相電路23的工作點。在反相電路23的輸入和輸出端短路的操作實例2中，當輸入電位INVin在輸入電位INVin被設定為中間電位Vmid之后輕微地朝高側偏移時，即使存在晶體管的特性差異，輸出電位INV。ut也足以變成低側電位。這在圖14B中示出。從以上描述中顯而易見，在反相電路23的輸入和輸出端短路的操作實例2中，相比于固定電位被輸入至反相電路23的輸入端的操作實例1，可以更確定地執(zhí)行反相操作而不受反相電路M的晶體管的特性差異的影響。此外，與操作實例1類似，在反相電路23的極性反轉操作之后，第三開關晶體管沈處于非導通狀態(tài)，并且反相電路23的輸入端處于浮置狀態(tài)。因此，反相電路23的輸入電位 INVin處于不穩(wěn)定狀態(tài)。如果輸入電位INVin越出反相電路23所包括的PchMOS晶體管231 的閾值電壓Vthp，即，變得低于Vddi ( = VDD) -Vthp，則直通電流流經(jīng)反相電路23，因此引起功耗的增加。因此，與操作實例1類似，同樣在根據(jù)操作實例2的子像素2(^203^ 20B中，為了防止直通電流流經(jīng)反相電路23，在通過第四開關元件27寫入反轉電位之后的一段時間，反相電路23的輸入電位INVin被穩(wěn)定至電源電位。具體地，例如，在從控制信號SR2從高側電位Vdd2轉換至低側電位Vffi2的定時經(jīng)過了一段時間(在該實例中，1H)之后，控制信號GATE1 和SR1僅在一段時間(在該實例中，1H)內從低側電位Vffi2切換至高側電位VDD2。此時，電源電位(例如，相當于低側電位Vssl的地(GND)電位)，而不是反映灰階的信號電位，從圖1所示的信號線驅動器40輸出到信號線31。由于響應于控制信號GATE1和 SR1將第一和第三開關晶體管對和沈設定為導通狀態(tài)，因此地(GND)電位經(jīng)由這些開關晶體管M和沈從信號線31寫入反相電路23的輸入端。
這提供了反相電路23的輸入電位INVin在極性反轉操作之后被設定至電源電位 (具體地，地(GND)電位)的狀態(tài)。在輸入電位INVin被穩(wěn)定至地電位的狀態(tài)下，雖然PchMOS 晶體管231處于導通狀態(tài)，但NchMOS晶體管232確定地被設定為非導通狀態(tài)。因此，直通電流不流經(jīng)反相電路23。這可以抑制單個像素20的功耗以及因此整個液晶顯示裝置10的功耗。具體地，通過使用負側(低側)電源電位Vssi，即，本實例中的地(GND)電位作為電源電位以穩(wěn)定反相電路23的輸入電位INVin,可以實現(xiàn)特定操作和效果。具體地，在控制信號SR1從高側電位Vdd2轉換至低側電位Vffi2的定時，歸因于由于第三開關晶體管沈的柵極和源極之間存在的寄生電容引起的耦合，反相電路23的輸入電位INVin從地電位進一步下降電位Δ V。因此，NchMOS晶體管232可以更確定地被設定為非導通狀態(tài)，因此可以更確定地避免直通電流流經(jīng)反相電路23。具體地，即使輸入電位INVin由于直到下一幀的穩(wěn)定操作之前的一幀周期中的一些漏電流的流動而增大，由于該電位從(地電位-AV)增大，因此相比于電位從地電位增大的情況，可以更確定地保持NchMOS晶體管232的非導通狀態(tài)。可以將正側電源電位Vddi而不是負側電源電位Vssi從信號線31寫入反相電路23 的輸入端作為電源電位，以穩(wěn)定反相電路23的輸入電位INVin。通過將反相電路23的輸入電位INVin穩(wěn)定至正側電源電位Vddi，雖然NchMOS晶體管232處于導通狀態(tài)，但是PchMOS晶體管231可以確定地被設定為非導通狀態(tài)。因此，直通電流不流經(jīng)反相電路23。<3.變形例 >關于上述實施方式，已經(jīng)描述了基于一對一的對應關系為每個像素20設置反相電路23的實例(像素配置例1)和為三個子像素2(^2 * 2 共同設置一個反相電路23 的實例(像素配置例幻。然而，它們僅僅是一個示例。例如，還可以采用四個或更多像素 (子像素)共享一個反相電路23的配置。具體地，在用于彩色顯示的液晶顯示裝置中，還可以采用例如一個反相電路23由每個都由R、G和B子像素組成的兩個單位像素共享(即，由六個子像素共享)的配置。隨著共享一個反相電路23的像素(子像素)數(shù)量的增加，構成液晶顯示面板IOa的電路元件的數(shù)量可以減少，相應地，可以提高液晶顯示面板IOa的生產(chǎn)率。可以使用如圖15所示的鉗位電路作為“反相電路”。圖15是將鉗位電路用作像素配置例2中的反相電路作為變形例的像素電路的電路圖。在圖15中，對于與圖8中的部分等同的部分給以相同的符號。在根據(jù)本變形例的像素電路中，極性反轉單元24b具有鉗位電路M4、第三開關元件對2以及第四開關元件M3。同樣在本變形例中，例如，使用薄膜晶體管作為用作開關元件的開關晶體管231、23、、232e、234、242和M3。雖然NchMOS晶體管用作開關晶體管231、 232e,232g,232b,242和M3，但是也可以使用PchMOS晶體管。(電路配置)在圖15中，選擇器部23的電路配置與像素配置例2相同。具體地，第一開關晶體管231的一個主電極(漏極/源極)連接至信號線31。當從信號線31在像素20中寫入 (捕獲)反映灰階的信號電位(Vsig/Vxcs)時，第一開關晶體管231在控制信號GATE1的控制下被設定為導通狀態(tài)。
第二開關晶體管23 的一個主電極與液晶電容21κ的像素電極和保持電容22κ的一個電極公共連接，并且第二開關晶體管23 的另一主電極連接至第一開關晶體管231的另一主電極。當將反映灰階的信號電位(Vsig/Vx。s)寫入保持電容2 時，第二開關晶體管 232e在對應于紅色的控制信號GATEai的控制下被設定為導通狀態(tài)。第二開關晶體管23 的一個主電極與液晶電容21e的像素電極和保持電容22e的一個電極公共連接，并且第二開關晶體管23 的另一主電極連接至第一開關晶體管231的另一主電極。當將反映灰階的信號電位(Vsig/Vx。s)寫入保持電容2 時，第二開關晶體管 232g在對應于綠色的控制信號GATEm的控制下被設定為導通狀態(tài)。第二開關晶體管23 的一個主電極與液晶電容21b的像素電極和保持電容22B的一個電極公共連接，并且第二開關晶體管23 的另一主電極連接至第一開關晶體管231的另一主電極。當將反映灰階的信號電位(Vsig/Vx。s)寫入保持電容2 時，第二開關晶體管 23 在對應于藍色的控制信號GATE2b的控制下被設定為導通狀態(tài)。在極性反轉單元24B中，鉗位電路244由兩個CMOS反相器組成。具體地，一個CMOS 反相器由串聯(lián)連接在電源電位Vdd的電源線和電源電位Vss的電源線之間的PchMOS晶體管 Qpll和NchMOS晶體管Gjnll組成。類似地，另一 CMOS反相器由串聯(lián)連接在電源電位Vdd的電源線和電源電位Vss的電源線之間的PchMOS晶體管ζ ρ12和NchMOS晶體管Gjnl2組成。PchMOS晶體管Gjpll和NchMOS晶體管Gjnll的柵極公共連接，并用作鉗位電路244的輸入端。該輸入端連接至第三開關晶體管242的另一主電極。PchMOS晶體管ζ ρ12和NchMOS 晶體管Cinl2的柵極公共連接，并用作鉗位電路Μ4的輸出端。該輸出端連接至第四開關晶體管Μ3的另一主電極。PchMOS晶體管Gjpll和NchMOS晶體管Gjnll的柵極經(jīng)由控制晶體管Glnl3連接至PchMOS 晶體管ζ)ρ12和NchMOS晶體管ζ η12的漏極。PchMOS晶體管ζ ρ12和NchMOS晶體管Gjnl2的柵極直接連接至PchMOS晶體管Glpll和NchMOS晶體管ζ η11的漏極。在存儲器顯示模式中，在執(zhí)行刷新操作時，在控制信號SIi3的控制下，控制晶體管 I3選擇性地將鉗位電路244設定為激活狀態(tài)。具體地，當控制晶體管( η13處于導通狀態(tài)時， 由兩個CMOS反相器組成的鉗位電路244被設定為激活狀態(tài)。由于將鉗位電路244設定為激活狀態(tài)，因此保持電容22κ、24和2 的保持電位的極性反轉操作和刷新操作被執(zhí)行。當控制晶體管Cinl3處于非導通狀態(tài)時，兩個CMOS反相器均作為獨立的放大器電路進行操作。第三開關元件M2的一個主電極連接至第一開關元件231的另一主電極，并且第三開關元件242的另一主電極連接至鉗位電路M4的輸入端(即，MOS晶體管Qpll和Qnll的柵極)。當從信號線31在像素20中寫入信號電位(Vsig/Vxcs)時，第三開關晶體管242在控制信號SR1的控制下被設定為非導通狀態(tài)。<4.應用例 >根據(jù)本發(fā)明實施方式的上述液晶顯示裝置可以應用于所有領域的電子設備件中包括的顯示裝置，并顯示輸入到電子設備的視頻信號或在電子設備中生成的視頻信號以作為圖像或視頻。作為一個實例，液晶顯示裝置可以應用于例如圖16至圖20A至圖20G中示出的各種電子設備件中的顯示裝置，具體地，電視機、數(shù)碼相機、筆記本個人電腦、視頻攝像機以及諸如手機的便攜式終端裝置。使用根據(jù)本發(fā)明實施方式的液晶顯示裝置作為所有領域中的電子設備件的顯示裝置，可以有助于提高各種電子設備的顯示裝置分辨率，以及減小電子設備的功耗。具體地，從實施方式的以上描述中顯而易見，在根據(jù)本發(fā)明實施方式的液晶顯示裝置中，像素中的保持電容用作DRAM，從而相比于使用SRAM的情況，可以簡化像素結構。因此，可以實現(xiàn)像素微小型化。另外，可以抑制液晶顯示裝置的功耗。為此，使用根據(jù)本發(fā)明實施方式的液晶顯示裝置，可以有助于提高各種電子設備的顯示裝置的分辨率，以及減小電子設備的功耗。根據(jù)本發(fā)明實施方式的液晶顯示裝置還包括具有基于密封配置的模塊形狀的裝置。這種裝置的實例包括通過設置圍繞像素陣列單元的封裝部以及通過使用該封裝部分作為粘接劑結合例如由透明玻璃形成的對向單元而形成的顯示模塊。在該透明對向部中，例如，可以設置濾色器、保護膜和阻光膜。在顯示模塊中，例如，可以設置用于在外部和像素陣列單元之間輸入和輸出信號等的電路部分和柔性印刷電路(FPC)。以下將描述應用本發(fā)明實施方式的電子設備的具體實例。圖16是示出應用本發(fā)明的實施方式的電視機的外觀的斜視圖。根據(jù)本應用例的電視機包括由前面板102、濾色玻璃103等組成的視頻顯示屏幕單元101，并通過使用根據(jù)本發(fā)明實施方式的顯示裝置作為視頻顯示屏幕單元101而制成。圖17A和圖17B是示出應用本發(fā)明的實施方式的數(shù)碼相機的外觀的斜視圖圖 17A是正面斜視圖，圖17B是背面斜視圖。根據(jù)本應用例的數(shù)碼相機包括用于閃光的發(fā)光器 111、顯示單元112、菜單開關113、快門按鈕114等，并通過使用根據(jù)本發(fā)明實施方式的顯示裝置作為顯示單元112而制成。圖18是示出應用本發(fā)明的實施方式的筆記本個人電腦的外觀的斜視圖。根據(jù)本應用例的個人筆記本電腦包括主體121、在輸入字符等時操作的鍵盤122、顯示圖像的顯示單元123等，并通過使用根據(jù)本發(fā)明實施方式的顯示裝置作為顯示單元123而制成。圖19是示出應用本發(fā)明的實施方式的視頻攝像機的外觀的斜視圖。根據(jù)本應用例的視頻攝像機包括主體部分131、用于正面的對象拍攝的鏡頭132、用于拍攝的開始/停止開關133、顯示單元134等，并通過使用根據(jù)本發(fā)明實施方式的顯示裝置作為顯示單元 134而制成。圖20A至圖20G是示出作為應用本發(fā)明的實施方式的便攜式終端裝置的一個實例的手機的外觀圖圖20A是打開狀態(tài)的正視圖，圖20B是打開狀態(tài)的側視圖，圖20C是關閉狀態(tài)的正視圖，圖20D是左側視圖，圖20E是右側視圖，圖20F是頂視圖，以及圖20G是底視圖。根據(jù)本應用例的手機包括上殼體141、下殼體142、連接部分(在該實例中，鉸鏈部分)143、顯示器144、副顯示器145、圖像燈(picture light) 146、相機147等。根據(jù)本應用例的手機通過使用根據(jù)本發(fā)明實施方式的顯示裝置作為顯示器144和副顯示器145而制成。本發(fā)明包含與分別在2010年6月M日在日本專利局提交的日本優(yōu)先權專利申請 JP 2010-144151和JP 2010-144153的公開相關的主題，其全部內容結合于此作為參考。本領域技術人員應理解，在所附權利要求或其等同物的范圍內，根據(jù)設計需求和其他因素，可以進行各種修改、組合、子組合以及替換。
3權利要求
1.一種具有像素電路的顯示裝置，所述像素電路包括 像素電極；電容元件，被配置為連接至液晶電容的所述像素電極，并保持反映灰階的信號電位；以及反相電路，被配置為反轉從所述電容元件讀出的保持電位的極性， 其中，在從所述電容元件讀出所述保持電位之后反轉所述保持電位的極性并將反轉電位再次寫入所述電容元件的操作中，所述反相電路的輸入電位被設定為所述反相電路的工作電源電壓范圍中的中間電位。
2.根據(jù)權利要求1所述的顯示裝置，包括 像素陣列單元和驅動器，所述像素陣列單元被配置為通過設置像素而獲得，每個像素包括 第一開關元件，具有連接至信號線的一端，并且在將經(jīng)由所述信號線施加的且反映灰階的所述信號電位寫入所述電容元件的第一操作模式中，被設定為接通狀態(tài)，在從所述電容元件讀出所述保持電位之后反轉所述保持電位的極性并將所述反轉電位再次寫入所述電容元件的第二操作模式中，所述第一開關元件被設定為斷開狀態(tài)，第二開關元件，具有連接至所述第一開關元件的另一端的一端，并具有連接至所述電容元件的一個電極和所述像素電極的另一端，在所述第一操作模式中以及所述第二操作模式中的從所述電容元件讀出所述保持電位的讀取時段和將所述反轉電位再次寫入所述電容元件的重寫時段中，所述第二開關元件被設定為接通狀態(tài)，第三開關元件，具有連接至所述第一開關元件的另一端的一端，并在所述第一操作模式中被設定為斷開狀態(tài)，所述第三開關元件在所述第二操作模式中的所述讀取時段中被設定為接通狀態(tài)，并經(jīng)由所述第二開關元件從所述電容元件讀出所述保持電位，反相電路，具有連接至所述第三開關元件的另一端的輸入端，并在所述第二操作模式中的所述讀取時段中，反轉經(jīng)由所述第二開關元件和所述第三開關元件從所述電容元件讀出的所述保持電位的極性，以及第四開關元件，具有連接至所述第一開關元件的另一端的一端，并具有連接至所述反相電路的輸出端的另一端，所述第四開關元件在所述第一操作模式中被設定為斷開狀態(tài)， 所述第四開關元件在所述第二操作模式中的所述重寫時段中被設定為接通狀態(tài)，并經(jīng)由所述第二開關元件將通過所述反相電路的極性反轉而獲得的所述反轉電位寫入所述電容元件；以及所述驅動器被配置為對于所述像素執(zhí)行驅動，以在所述第二操作模式中的所述讀取時段開始之前，將所述反相電路的所述輸入電位設定為所述反相電路的所述工作電源電壓范圍中的所述中間電位。
3.根據(jù)權利要求2所述的顯示裝置，其中，在所述第二操作模式中的所述讀取時段開始之前，所述驅動器將所述第一開關元件和所述第三開關元件設定為接通狀態(tài)，并經(jīng)由所述第一開關元件和所述第三開關元件將所述中間電位從所述信號線施加至所述反相電路的輸入端。
4.根據(jù)權利要求2所述的顯示裝置，其中，在所述第二操作模式中的所述讀取時段開始之前，所述驅動器將所述第三開關元件和所述第四開關元件設定為接通狀態(tài)，并經(jīng)由所述第三開關元件和所述第四開關元件將所述反相電路的輸入端和輸出端電連接。
5.根據(jù)權利要求1所述的顯示裝置，其中， 所述反相電路由CMOS反相器形成，以及以相對于所述電容元件的電容比為1 10的方式，基于所述CMOS反相器的PchMOS晶體管和NchMOS晶體管的溝道長度和溝道寬度來設定所述反相電路的輸入電容。
6.根據(jù)權利要求1所述的顯示裝置，其中， 為每個像素逐個設置所述反相電路。
7.根據(jù)權利要求1所述的顯示裝置，其中， 為多個像素公共地設置所述反相電路。
8.一種包括具有像素電路的顯示裝置的電子設備，所述像素電路包括 像素電極；電容元件，被配置為連接至所述像素電極，并保持反映灰階的信號電位；以及反相電路，被配置為反轉從所述電容元件讀出的保持電位的極性，其中，在從所述電容元件讀出所述保持電位之后反轉所述保持電位的極性并將反轉電位再次寫入所述電容元件的操作中，所述反相電路的輸入電位被設定為所述反相電路的工作電源電壓范圍中的中間電位。
9.一種具有像素電路的顯示裝置，所述像素電路包括 像素電極；電容元件，被配置為連接至所述像素電極，并保持反映灰階的信號電位；以及反相電路，被配置為反轉從所述電容元件讀出的保持電位的極性，其中，所述像素電路執(zhí)行在從所述電容元件讀出所述保持電位之后反轉所述保持電位的極性并將反轉電位再次寫入所述電容元件的操作，并且執(zhí)行驅動，以在所述操作后的一段時間將電源電位從信號線施加至所述反相電路的輸入端。
10.根據(jù)權利要求9所述的顯示裝置，包括 像素陣列單元和驅動器，所述像素陣列單元被配置為通過設置像素而獲得，每個像素包括 第一開關元件，具有連接至所述信號線的一端，并且在將經(jīng)由所述信號線施加的且反映灰階的所述信號電位寫入所述電容元件的第一操作模式中，被設定為接通狀態(tài)，在從所述電容元件讀出所述保持電位之后反轉所述保持電位的極性并將所述反轉電位再次寫入所述電容元件的第二操作模式中，所述第一開關元件被設定為斷開狀態(tài)，第二開關元件，具有連接至所述第一開關元件的另一端的一端，并具有連接至所述電容元件的一個電極和所述像素電極的另一端，在所述第一操作模式中以及所述第二操作模式中的從所述電容元件讀出所述保持電位的讀取時段和將所述反轉電位再次寫入所述電容元件的重寫時段中，所述第二開關元件被設定為接通狀態(tài)，第三開關元件，具有連接至所述第一開關元件的另一端的一端，并在所述第一操作模式中被設定為斷開狀態(tài)，所述第三開關元件在所述第二操作模式中的所述讀取時段中被設定為接通狀態(tài)，并經(jīng)由所述第二開關元件從所述電容元件讀出所述保持電位，反相電路，具有連接至所述第三開關元件的另一端的輸入端，并在所述第二操作模式中的所述讀取時段中，反轉經(jīng)由所述第二開關元件和所述第三開關元件從所述電容元件讀出的所述保持電位的極性，以及第四開關元件，具有連接至所述第一開關元件的另一端的一端，并具有連接至所述反相電路的輸出端的另一端，所述第四開關元件在所述第一操作模式中被設定為斷開狀態(tài)， 所述第四開關元件在所述第二操作模式中的所述重寫時段中被設定為接通狀態(tài)，并經(jīng)由所述第二開關元件將通過所述反相電路的極性反轉而獲得的所述反轉電位寫入所述電容元件；以及所述驅動器被配置為對于所述像素執(zhí)行驅動，以在通過所述第四開關元件寫入所述反轉電位之后的一段時間，經(jīng)由所述第一開關元件和所述第三開關元件將所述電源電位從所述信號線施加至所述反相電路的輸入端。
11.根據(jù)權利要求9所述的顯示裝置，其中， 所述反相電路由CMOS反相器形成。
12.根據(jù)權利要求10所述的顯示裝置，其中，所述第三開關元件由MOS晶體管形成，并且在從導通狀態(tài)切換至非導通狀態(tài)時歸因于由于在所述第三開關元件的柵極和源極之間存在寄生電容而引起的耦合，而降低所述反相電路的輸入電位。
13.根據(jù)權利要求9所述的顯示裝置，其中， 為每個像素逐個設置所述反相電路。
14.根據(jù)權利要求9所述的顯示裝置，其中， 為多個像素公共地設置所述反相電路。
15.一種顯示裝置，包括 像素陣列單元和驅動器，所述像素陣列單元被配置為通過設置像素而獲得，每個像素包括 像素電極，電容元件，具有連接至所述像素電極的一個電極，第一開關元件，具有連接至信號線的一端，并且在將經(jīng)由所述信號線施加的且反映灰階的信號電位寫入所述電容元件的第一操作模式中，被設定為接通狀態(tài)，在從所述電容元件讀出保持電位之后反轉所述保持電位的極性并將反轉電位再次寫入所述電容元件的第二操作模式中，所述第一開關元件被設定為斷開狀態(tài)，第二開關元件，具有連接至所述第一開關元件的另一端的一端，并具有連接至所述電容元件的一個電極和所述像素電極的另一端，在所述第一操作模式中以及所述第二操作模式中的從所述電容元件讀出所述保持電位的讀取時段和將所述反轉電位再次寫入所述電容元件的重寫時段中，所述第二開關元件被設定為接通狀態(tài)，第三開關元件，具有連接至所述第一開關元件的另一端的一端，并在所述第一操作模式中被設定為斷開狀態(tài)，所述第三開關元件在所述第二操作模式中的所述讀取時段中被設定為接通狀態(tài)，并經(jīng)由所述第二開關元件從所述電容元件讀出所述保持電位，反相電路，由CMOS反相器形成，并具有連接至所述第三開關元件的另一端的輸入端， 在所述第二操作模式中的所述讀取時段中，所述反相電路反轉經(jīng)由所述第二開關元件和所述第三開關元件從所述電容元件讀出的所述保持電位的極性，以及第四開關元件，具有連接至所述第一開關元件的另一端的一端，并具有連接至所述反相電路的輸出端的另一端，所述第四開關元件在所述第一操作模式中被設定為斷開狀態(tài)， 所述第四開關元件在所述第二操作模式中的所述重寫時段中被設定為接通狀態(tài)，并經(jīng)由所述第二開關元件將通過所述反相電路的極性反轉而獲得的所述反轉電位寫入所述電容元件；以及所述驅動器被配置為對于所述像素執(zhí)行驅動，以在通過所述第四開關元件寫入所述反轉電位之后的一段時間，從所述信號線經(jīng)由所述第一開關元件和所述第三開關元件施加將所述CMOS反相器的一個MOS晶體管設定為非導通狀態(tài)的電位。
16.根據(jù)權利要求15所述的顯示裝置，其中，如果Vdd是所述反相電路的正側電源電位，Vss是所述反相電路的負側電源電位，Vthp是所述CMOS反相器所包括的PchMOS晶體管的閾值電壓，以及Vthn是所述CMOS反相器所包括的NchMOS晶體管的閾值電壓，則，將所述一個MOS晶體管設定為非導通狀態(tài)的所述電位等于或高于(VrarVthp)或者等于或低于(Vss+Vthn)。
17.—種包括具有像素電路的顯示裝置的電子設備，所述像素電路包括像素電極；電容元件，被配置為連接至所述像素電極，并保持反映灰階的信號電位；以及反相電路，被配置為反轉從所述電容元件讀出的保持電位的極性，其中，所述像素電路執(zhí)行在從所述電容元件讀出所述保持電位之后反轉所述保持電位的極性并再次將反轉電位寫入所述電容元件的操作，并執(zhí)行驅動，以在所述操作后的一段時間將電源電位從信號線施加至所述反相電路的輸入端。
全文摘要
本發(fā)明提供了一種具有像素電路的顯示裝置、用于驅動顯示裝置的方法以及電子設備，該像素電路包括像素電極；電容元件，被配置為連接至液晶電容的像素電極并保持反映灰階的信號電位；以及反相電路，被配置為反轉從電容元件讀出的保持電位的極性，其中，在從電容元件讀出保持電位之后反轉保持電位的極性并將反轉電位再次寫入電容元件的操作中，反相電路的輸入電位被設定為工作電源電壓范圍中的中間電位。
文檔編號G02F1/1368GK102298915SQ20111016485
公開日2011年12月28日 申請日期2011年6月17日 優(yōu)先權日2010年6月24日
發(fā)明者寺西康幸 申請人:索尼公司