專利名稱：可編程通用多核處理器芯片上處理器之間程序流同步方法
技術(shù)領(lǐng)域：
本發(fā)明屬于處理器技術(shù)領(lǐng)域，是一種可編程通用多核處理器芯片上處理器之間的程序流同步方法。
背景技術(shù)：
在處理器設(shè)計領(lǐng)域，當前市場上主要處理器都是在單處理器架構(gòu)下，提高時鐘主頻，提高低層次并行度(譬如數(shù)據(jù)并行，操作并行，指令并行，線程并行等)從而來提高處理器的處理能力。
隨著工藝的發(fā)展，芯片集成度不斷得到成倍的提高，但是在當前主流處理器的電路規(guī)模情況下，要提高處理器的主頻到4GHz，甚至更高，將面臨著芯片功耗太大，散熱難的問題，從而很難達到期望的頻率。
而從提高低層次并行度上來提高處理器性能，性價比在急速降低，采用新技術(shù)花費很大的電路規(guī)模也只能稍微提高處理器的性能。
單芯片上，提高處理器核的并行度，也就是設(shè)計多處理器，成為一個最可取的選擇。人們發(fā)現(xiàn)在同樣的電路規(guī)模下，多處理器芯片比起低層次并行的單處理器芯片的平均性能要高。所以圍繞多處理器架構(gòu)的芯片設(shè)計研究是當前的方向。
而單芯片上多處理器核之間進行數(shù)據(jù)和控制信息交換又是多處理器芯片設(shè)計研究的重點。處理器核之間進行信息交換或者進行其他協(xié)調(diào)工作往往需要先對二者進行程序流的同步。發(fā)明人首先考慮到處理器核的程序流同步的需要，并提出了同步解決方案。

發(fā)明內(nèi)容
可編程多核處理器芯片上，任何有可能和別的處理器核進行同步的處理器核都必須擴充指令集使其支持同步指令，同步指令具有如下形式<同步指示><和本核同步的處理器核的標示>
硬件上，每個處理器核和其需要同步的處理器核之間具有兩根互聯(lián)信號線，分別為發(fā)往對方的同步信號。
在軟件上，為了實現(xiàn)兩個處理器核的程序流分別在各自的程序節(jié)點上實現(xiàn)同步，應(yīng)當在其程序節(jié)點上插入指向?qū)Ψ降耐街噶?。不管哪個處理器核先執(zhí)行到其同步指令，都將排空自己的流水線，其程序指針不再改變，進入閑置狀態(tài)；同時硬件自動使發(fā)給對方處理器的同步信號有效，然后每個時鐘都檢查對方發(fā)來的同步信號是否有效，如果有效，則脫離閑置狀態(tài)，繼續(xù)后面的程序執(zhí)行，并使發(fā)給對方的同步信號無效；在后執(zhí)行同步指令的一方，發(fā)現(xiàn)對方發(fā)來的同步信號已經(jīng)有效，將不再進入閑置狀態(tài)，而是直接進行下面的程序執(zhí)行，這樣能夠提高此處理器的執(zhí)行效率；但要發(fā)給對方同步信號有效電平脈沖，而且脈沖寬度足夠?qū)Ψ教幚砥骱四軌蛱綔y到，以便于對方脫離閑置狀態(tài)，繼續(xù)其后面的程序執(zhí)行。
通過支持同步指令，多處理器核芯片(多中央處理器或者數(shù)字信號處理器核)內(nèi)部，各個處理器核的程序流之間可以方便的進行同步，同步之后以便于二者之間的信息交換和其他協(xié)調(diào)工作。
實現(xiàn)同步的兩個處理器核之間互送對方的信號線，也就是同步信號，該信號的有效與否指示<發(fā)出處理器核當前是否處于等待對方同步信號狀態(tài)>，這種狀態(tài)是一種閑置狀態(tài)，處于這種狀態(tài)的處理器核的程序流停在了同步指令這個程序節(jié)點上。
先執(zhí)行同步指令的處理器，在處于同步等待狀態(tài)時，一旦發(fā)現(xiàn)對方發(fā)來的同步信號有效，將使自己發(fā)出的同步無效。而對方后執(zhí)行同步指令，它執(zhí)行時，僅僅使能它發(fā)出的同步信號有效一段時間。這一機制稱為同步互相抵制機制。
這種同步方案可以使用在任何可編程多核處理器芯片上，不管芯片嵌入的核是CPU核，DSP核，還是其他可編程核。
技術(shù)方案一種可編程通用多核處理器芯片上處理器之間的程序流同步方法，每個處理器核和其需要同步的處理器核之間具有兩根互聯(lián)信號線，分別為發(fā)往對方的同步信號，為了實現(xiàn)兩個處理器核的程序流分別在各自的程序節(jié)點上實現(xiàn)同步，應(yīng)當在其程序節(jié)點上插入指向?qū)Ψ降耐街噶?，不管哪個處理器核先執(zhí)行到其同步指令，都將排空自己的流水線，其程序指針不再改變，進入閑置狀態(tài)；同時發(fā)給對方處理器同步信號，然后每個時鐘都檢查對方發(fā)來的同步信號是否有效，如果有效，則脫離閑置狀態(tài)，繼續(xù)后面的程序執(zhí)行，并使發(fā)給對方的同步信號無效；對方處理器也具有同樣的同步流程；只是在后執(zhí)行同步指令的一方，發(fā)現(xiàn)對方發(fā)來的同步信號已經(jīng)有效，將不再進入閑置狀態(tài)，而是直接進行下面的程序執(zhí)行；但要發(fā)給對方同步信號有效電平脈沖，脈沖寬度足夠?qū)Ψ教幚砥骱四軌蛱綔y到，以便于對方脫離閑置狀態(tài)，繼續(xù)其后面的程序執(zhí)行。
所述的同步方法，多處理器芯片上的處理器核需要支持本文提出的同步指令，處理器核支持同步指令，該指令有如下形式<同步指示><和本核同步的處理器核的標示>。
所述的同步方法，多處理器芯片上的任何兩個需要同步的處理器核之間必須有兩根發(fā)往對方的同步信號，1)(用A，B標示兩個需要互相同步的處理器核)處理器核A和B之間，有一根處理器核A發(fā)往B的同步信號AB，它指示<處理器核A當前是否處于等待處理器B發(fā)來同步信號的狀態(tài)>
2)處理器核A和B之間，有一根處理器核B發(fā)往A的同步信號BA，它指示<處理器核B當前是否處于等待處理器A發(fā)來同步信號的狀態(tài)>
所述的同步方法，兩個處理器核之間需要數(shù)據(jù)傳輸之前，需要首先對二者進行同步，根據(jù)上述的同步方法，兩個需要互相同步的處理器核在同步流程上是一樣的，該同步流程具有如下步驟1)發(fā)送數(shù)據(jù)處理器，產(chǎn)生發(fā)送數(shù)據(jù)，配置發(fā)送通道，到達同步程序節(jié)點；接收數(shù)據(jù)處理器，先完成別的處理任務(wù)，然后將配置接收通道，之后到達同步程序節(jié)點；
2)處理器執(zhí)行同步指令，同步指令包含該指令的關(guān)鍵字，和對方處理器ID；3)同步指令執(zhí)行后，將檢測該指令指向的處理器發(fā)來的同步信號是否有效，如果有效，則不需進入閑置等待狀態(tài)，只需發(fā)送足夠?qū)Ψ綑z測寬度的同步信號有效電平脈沖就可以了；如果無效，則是使發(fā)給對方的同步信號有效，同時進入閑置等待狀態(tài)，等待對方發(fā)來的同步信號有效；4)假如兩個同步信號都有效，則兩個處理器互相檢測到對方發(fā)來的信號有效之后，將使發(fā)給對方的信號無效，也就是進行互相抵消；5)發(fā)送數(shù)據(jù)方，開始發(fā)送；接收數(shù)據(jù)方，開始接收。
所述的同步方法，可以使用在任何可編程多核處理器芯片上，不管芯片嵌入的核是CPU核，DSP核，還是其他可編程核。


圖1是兩個處理器核同步信號連接示意圖。
圖2是兩個處理器核進行同步的流程示意圖。
具體實施例方式
圖1是兩個處理器核同步信號連接示意圖。該圖示意，多處理器芯片上的任何兩個可以互相同步的處理器A，B之間，具有兩根互相發(fā)給對方的同步信號同步信號AB和同步信號BA。同步信號AB為處理器A發(fā)給處理器B的同步信號；同步信號BA為處理器B發(fā)給處理器A的同步信號。
注需要的同步的處理器核即可以是CPU核，也可以是DSP核，還可以是其他類型可編程核，沒有什么特殊要求。
圖2是兩個處理器核進行同步的流程。如圖所示，分為五步1)處理器如果產(chǎn)生發(fā)射數(shù)據(jù)源，將運行運算程序產(chǎn)生所需要的數(shù)據(jù)，然后配置發(fā)射通道，到達同步程序節(jié)點；如果處理器需要接收數(shù)據(jù)，在完成別的處理任務(wù)之后，將配置接收通道，到達同步程序節(jié)點；2)處理器執(zhí)行同步指令，同步指令包含該指令的關(guān)鍵字，和對方處理器ID；
3)同步指令執(zhí)行后，將檢測該指令指向的處理器發(fā)來的同步信號是否有效，如果有效，則不需進入閑置等待狀態(tài)，只需發(fā)送足夠?qū)Ψ綑z測寬度的同步信號有效電平脈沖就可以了；如果無效，則是使發(fā)給對方的同步信號有效，同時進入閑置等待狀態(tài)，等待對方發(fā)來的同步信號有效；4)假如兩個同步信號都有效，則兩個處理器互相檢測到對方發(fā)來的信號有效之后，將使發(fā)給對方的信號無效，也就是進行互相抵消；5)發(fā)送數(shù)據(jù)方，開始發(fā)送；接收數(shù)據(jù)方，開始接收；注處理器A，B在第4步之前彼此好無關(guān)系，二者之間的步驟在時間上不要求有先后關(guān)系，每個處理器的同步流程都是一樣的，譬如A處理器的第1步在時間上可能晚于B處理器的第3步。而A，B處理器內(nèi)的程序流真正同步是從第4步開始的。
圖2也提供了基于支持該同步機制的多處理器核進行軟件編程的模型。
權(quán)利要求
1.一種可編程通用多核處理器芯片上處理器之間的程序流同步方法，特征在于每個處理器核和其需要同步的處理器核之間具有兩根互聯(lián)信號線，分別為發(fā)往對方的同步信號，為了實現(xiàn)兩個處理器核的程序流分別在各自的程序節(jié)點上實現(xiàn)同步，應(yīng)當在其程序節(jié)點上插入指向?qū)Ψ降耐街噶睿还苣膫€處理器核先執(zhí)行到其同步指令，都將排空自己的流水線，其程序指針不再改變，進入閑置狀態(tài)；同時發(fā)給對方處理器同步信號，然后每個時鐘都檢查對方發(fā)來的同步信號是否有效，如果有效，則脫離閑置狀態(tài)，繼續(xù)后面的程序執(zhí)行，并使發(fā)給對方的同步信號無效；對方處理器也具有同樣的同步流程；只是在后執(zhí)行同步指令的一方，發(fā)現(xiàn)對方發(fā)來的同步信號已經(jīng)有效，將不再進入閑置狀態(tài)，而是直接進行下面的程序執(zhí)行；但要發(fā)給對方同步信號有效電平脈沖，脈沖寬度足夠?qū)Ψ教幚砥骱四軌蛱綔y到，以便于對方脫離閑置狀態(tài)，繼續(xù)其后面的程序執(zhí)行。
2.根據(jù)權(quán)利要求1所述的同步方法，其特征在于多處理器芯片上的處理器核需要支持本文提出的同步指令，處理器核支持同步指令，該指令有如下形式<同步指示><和本核同步的處理器核的標示>。
3，根據(jù)權(quán)利要求1所述的同步方法，其特征在于多處理器芯片上的任何兩個需要同步的處理器核之間必須有兩根發(fā)往對方的同步信號，1)處理器核A和B之間，有一根處理器核A發(fā)往B的同步信號AB，它指示<處理器核A當前是否處于等待處理器B發(fā)來同步信號的狀態(tài)>2)處理器核A和B之間，有一根處理器核B發(fā)往A的同步信號BA，它指示<處理器核B當前是否處于等待處理器A發(fā)來同步信號的狀態(tài)>。
4，根據(jù)權(quán)利要求1所述的同步方法，其特征在于兩個處理器核之間需要數(shù)據(jù)傳輸之前，需要首先對二者進行同步，根據(jù)權(quán)利要求1所述的同步方法，兩個需要互相同步的處理器核在同步流程上是一樣的，該同步流程具有如下步驟1)發(fā)送數(shù)據(jù)處理器，產(chǎn)生發(fā)送數(shù)據(jù)，配置發(fā)送通道，到達同步程序節(jié)點；接收數(shù)據(jù)處理器，先完成別的處理任務(wù)，然后將配置接收通道，之后到達同步程序節(jié)點；2)處理器執(zhí)行同步指令，同步指令包含該指令的關(guān)鍵字，和對方處理器ID；3)同步指令執(zhí)行后，將檢測該指令指向的處理器發(fā)來的同步信號是否有效，如果有效，則不需進入閑置等待狀態(tài)，只需發(fā)送足夠?qū)Ψ綑z測寬度的同步信號有效電平脈沖就可以了；如果無效，則是使發(fā)給對方的同步信號有效，同時進入閑置等待狀態(tài)，等待對方發(fā)來的同步信號有效；4)假如兩個同步信號都有效，則兩個處理器互相檢測到對方發(fā)來的信號有效之后，將使發(fā)給對方的信號無效，也就是進行互相抵消；5)發(fā)送數(shù)據(jù)方，開始發(fā)送；接收數(shù)據(jù)方，開始接收。
5，根據(jù)權(quán)利要求1，2，3，4所述的同步方法，可以使用在任何可編程多核處理器芯片上，不管芯片嵌入的核是CPU核，DSP核，還是其他可編程核。
全文摘要
一種多核處理器芯片上處理器之間進行程序流同步的方法。在多核處理器芯片上，兩個處理器核需要通過接口動態(tài)數(shù)據(jù)和控制信息交換。發(fā)送的處理器必須在接收的處理器做好準備之后，開始發(fā)送不會出錯。二者之間需要同步，該方法執(zhí)行同步指令，該指令將發(fā)往另一方的一根同步信號有效，并使本處理器進入閑置等待狀態(tài)，直到發(fā)現(xiàn)對方發(fā)來的同步信號有效，才繼續(xù)程序流執(zhí)行；另一方也在做好準備時，執(zhí)行同步指令，同樣進行閑置等待狀態(tài)，一旦發(fā)現(xiàn)對方發(fā)來的同步信號有效，就繼續(xù)自己的程序流，進行信息交換。該方法解決了處理器核之間進行同步的難點，而且易于編程，同步時，由于處理器核處于閑置等待狀態(tài)，核內(nèi)邏輯不翻轉(zhuǎn)，極大的降低了功耗。
文檔編號G06F9/52GK1952900SQ20051008664
公開日2007年4月25日 申請日期2005年10月20日 優(yōu)先權(quán)日2005年10月20日
發(fā)明者周朝顯, 陳杰 申請人:中國科學院微電子研究所