專利名稱：電源分配系統(tǒng)的仿真方法及目標(biāo)阻抗的獲取方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電源分配系統(tǒng)設(shè)計(jì)領(lǐng)域，特別涉及一種電源分配系統(tǒng)目標(biāo)阻抗的獲取方法、電源分配系統(tǒng)的仿真方法、以及電源分配系統(tǒng)的協(xié)同仿真方法。
背景技術(shù)：
隨著電子技術(shù)的飛速發(fā)展，IC(集成電路)向著更高功耗、更低電壓和更高集成度的趨勢(shì)發(fā)展，PCB(印刷電路板)設(shè)計(jì)的復(fù)雜度在逐步地提高，電子系統(tǒng)正朝著高速方向發(fā)展。當(dāng)高速開關(guān)器件數(shù)目不斷增加、電源電壓逐漸降低的時(shí)候，電源電壓和地電位的波動(dòng)會(huì)給高速系統(tǒng)帶來致命的影響。因此，電源完整性(PI,Power Integrity)的設(shè)計(jì)已經(jīng)成為整個(gè)高速系統(tǒng)設(shè)計(jì)的重點(diǎn)和瓶頸。
電源分配系統(tǒng)(PDS,Power Distribution System)的作用是為整個(gè)PCB板上所有的IC提供足夠的電源，IC不但需要有足夠的功率消耗，對(duì)電源的平穩(wěn)性也有一定的要求， 大部分的IC對(duì)電源波動(dòng)的范圍都有一定的要求，也即每一個(gè)IC都具有一個(gè)正常工作的電壓范圍，具體可以參見IC的手冊(cè)。造成電源波動(dòng)的主要因素有兩個(gè)方面一是器件高速開關(guān)狀態(tài)下，瞬態(tài)的交變電流過大；二是電流回路上存在的電感。從表現(xiàn)形式上來看可以分為三類同步開關(guān)噪聲(SSN，也稱為ΛΙ噪聲)、地彈噪聲、電源噪聲，非理想電源阻抗影響，諧振及邊緣效應(yīng)。
電源噪聲引起的電壓波動(dòng)尤為顯著，由于地引線和平面存在寄生電感，在開關(guān)電流的作用下，會(huì)造成一定的電壓波動(dòng)，也就是說IC的參考地已經(jīng)不再保持零電平。舉例來說，在驅(qū)動(dòng)端，本來要發(fā)送的低電平會(huì)出現(xiàn)相應(yīng)的噪聲波形，相位和電源噪聲相同，而對(duì)于開關(guān)信號(hào)波形來說，會(huì)因?yàn)殡娫丛肼暤挠绊憣?dǎo)致信號(hào)的下降沿變緩；在接收端，信號(hào)的波形同樣會(huì)受到電源噪聲的干擾，只不過這時(shí)的干擾波形和電源噪聲相位相反；另外，對(duì)于存儲(chǔ)性的IC而言，還可能由于電源噪聲的影響而導(dǎo)致數(shù)據(jù)的意外翻轉(zhuǎn)。故，設(shè)計(jì)合理的電源分配系統(tǒng)，以盡可能地減小電源噪聲尤為重要。
電源分配系統(tǒng)一般包括電壓調(diào)節(jié)模塊(VRM, Voltage Regulator Modules)、去率禹電容(decoupling capacitors)及電源 / 地平面(power/ground planes)。電源分配系統(tǒng)按位置和速度通常劃分為PCB電源分配系統(tǒng)、封裝電源分配系統(tǒng)、芯片內(nèi)半導(dǎo)體的電源分配系統(tǒng)。就目前而言，為了使得每個(gè)IC獲得正常的電源供應(yīng)，通常采用目標(biāo)阻抗法來對(duì)電源分配系統(tǒng)進(jìn)行設(shè)計(jì)，所謂目標(biāo)阻抗法是指電源分配系統(tǒng)應(yīng)設(shè)計(jì)為從IC看進(jìn)去的輸入阻抗在關(guān)注的頻率范圍內(nèi)小于目標(biāo)阻抗，以使得電源噪聲控制在系統(tǒng)的噪聲容限范圍內(nèi)，頻率范圍一般由信號(hào)的上升沿決定fmax = 0. 5/Tr(Tr為信號(hào)上升時(shí)間)。通過目標(biāo)阻抗法對(duì)電源分配系統(tǒng)的阻抗進(jìn)行合理的控制，可以使得在關(guān)注的頻率范圍內(nèi)的阻抗低于目標(biāo)阻抗，最終保證了每個(gè)IC時(shí)鐘都能獲得正常的電源供應(yīng)。
關(guān)于電源分配系統(tǒng)的相關(guān)技術(shù)還可以參見公開號(hào)為CN101071449、發(fā)明名稱為“基于IC-封裝-PCB協(xié)同設(shè)計(jì)的PI解決方法”的中國(guó)專利申請(qǐng)，其通過建立適 合于VLSI的Pl 分析的電路模型；分析并提取電路模型所對(duì)應(yīng)的寄生參數(shù)；確定PI設(shè)計(jì)中的設(shè)計(jì)指標(biāo)；利用EDA工具和自有算法模型進(jìn)行精確仿真計(jì)算；考慮電源完整性的前提下，根據(jù)PI設(shè)計(jì)指 標(biāo)和仿真結(jié)果，快速確定合適的電源地IO數(shù)目；進(jìn)而解決了超大規(guī)模集成電路中的電源完 整性問題。
發(fā)明人經(jīng)過研究發(fā)現(xiàn)，通過現(xiàn)有技術(shù)仿真獲得的電源分配系統(tǒng)，其目標(biāo)阻抗較小， 導(dǎo)致需要設(shè)計(jì)過多的去耦電容，因而造成了整個(gè)電源分配系統(tǒng)的過設(shè)計(jì)，增加了電源分配 系統(tǒng)的成本。發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種電源分配系統(tǒng)目標(biāo)阻抗的獲取方法，通過該法獲得 的電源分配系統(tǒng)的目標(biāo)阻抗準(zhǔn)確。
為解決上述問題，本發(fā)明提供一種電源分配系統(tǒng)目標(biāo)阻抗的獲取方法，包括
基于負(fù)載芯片的電學(xué)特性，獲取電源分配系統(tǒng)對(duì)所述負(fù)載芯片的時(shí)域翻轉(zhuǎn)電流；
將所述時(shí)域翻轉(zhuǎn)電流轉(zhuǎn)換為頻域翻轉(zhuǎn)電流；
獲得與所述頻域翻轉(zhuǎn)電流對(duì)應(yīng)的所述電源分配系統(tǒng)的目標(biāo)阻抗。
可選的，所述基于負(fù)載芯片的電學(xué)特性，獲取電源分配系統(tǒng)的時(shí)域翻轉(zhuǎn)電流包括 建立包含所述負(fù)載芯片的I/o 口模型的仿真電路，向所述仿真電路輸入激勵(lì)信號(hào)，獲取電 源分配系統(tǒng)的時(shí)域翻轉(zhuǎn)電流。
可選的，所述負(fù)載芯片的I/O 口模型為包含驅(qū)動(dòng)器及接收器的晶體管級(jí)接口電路 模型。
可選的，所述將所述時(shí)域翻轉(zhuǎn)電流轉(zhuǎn)換為頻域翻轉(zhuǎn)電流通過傅里葉變換實(shí)現(xiàn)。
可選的，所述獲得與所述頻域翻轉(zhuǎn)電流對(duì)應(yīng)的所述電源分配系統(tǒng)的目標(biāo)阻抗通過 如下公式獲得_ {Power _ Supply _ Voltage )x {Allowed _Ripple)0017 Target _F Current
其中ZTmget為目標(biāo)阻抗，Power_Supply_Voltage為負(fù)載芯片的供電電壓， Allowed_Ripple為電源噪聲容限，F(xiàn)_Current為頻域翻轉(zhuǎn)電流。
為解決上述問題，本發(fā)明還提供一種電源分配系統(tǒng)的仿真方法，包括
采用上述的目標(biāo)阻抗的獲取方法獲取所述目標(biāo)阻抗；
設(shè)計(jì)所述電源分配系統(tǒng)的仿真模型，所述仿真模型中，去耦電容的數(shù)量與所述目 標(biāo)阻抗相匹配。
可選的，采用下述步驟，獲取去耦電容的數(shù)量
基于所述電源分配系統(tǒng)的目標(biāo)阻抗和去耦電容的寄生電阻獲取不同頻段的去耦 電容的數(shù)量M ;
基于所述電源分配系統(tǒng)的目標(biāo)阻抗、去耦電容的寄生電感和不同頻段的最高頻率 獲取不同頻段的去耦電容的數(shù)量N ；
確定所述各個(gè)頻段的去稱電容的數(shù)量為max(M, N),其中max代表取最大值。
可選的，所述電源分配系統(tǒng)為PCB電源分配系統(tǒng)和封裝電源分配系統(tǒng)。
為解決上述問題，本發(fā)明還提供一種電源分配系統(tǒng)的協(xié)同仿真方法，包括
采用上述的電源分配系統(tǒng)的仿真方法獲得電源分配系統(tǒng)的仿真模型；
對(duì)所述電源分配系統(tǒng)的仿真模型與負(fù)載芯片內(nèi)半導(dǎo)體的電源分配系統(tǒng)的仿真模型之間進(jìn)行協(xié)同仿真。
可選的，所述對(duì)所述電源分配系統(tǒng)的仿真模型與負(fù)載芯片內(nèi)的半導(dǎo)體電源分配系統(tǒng)的仿真模型之間進(jìn)行協(xié)同仿真包括
基于所述電源分配系統(tǒng)的仿真模型的諧振頻點(diǎn)以及芯片翻轉(zhuǎn)碼型，對(duì)所述電源分配系統(tǒng)的仿真模型與負(fù)載芯片內(nèi)半導(dǎo)體的電源分配系統(tǒng)的仿真模型之間進(jìn)行協(xié)同仿真。
與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)
通過頻域翻轉(zhuǎn)電流獲得電源分配系統(tǒng)的目標(biāo)阻抗，由于沒有直接采用時(shí)域翻轉(zhuǎn)電流來獲取電源分配系統(tǒng)的目標(biāo)阻抗，故獲得的目標(biāo)阻抗比通過時(shí)域翻轉(zhuǎn)電流獲得的電源分配系統(tǒng)的目標(biāo)阻抗準(zhǔn)確，且通過頻域翻轉(zhuǎn)電流獲得的目標(biāo)阻抗比通過時(shí)域翻轉(zhuǎn)電流獲得的目標(biāo)阻抗大，故，防止了對(duì)電源分配系統(tǒng)的去耦電容的過設(shè)計(jì)，進(jìn)而減小了電源分配系統(tǒng)的成本。
通過建立包含驅(qū)動(dòng)器和接收器的晶體管級(jí)接口電路模型來模擬負(fù)載芯片的IO接口，獲得了精確的時(shí)域翻轉(zhuǎn)電流，通過對(duì)時(shí)域翻轉(zhuǎn)電流進(jìn)行頻域轉(zhuǎn)換獲得了精確的頻域翻轉(zhuǎn)電流，進(jìn)而得到了更準(zhǔn)確的電源分配系統(tǒng)的目標(biāo)阻抗。


圖1是本發(fā)明實(shí)施例的電源分配系統(tǒng)目標(biāo)阻抗獲取方法的流程圖2是DDR3接口電路模型的仿真電路；
圖3是對(duì)圖2所示的DDR3接口電路模型的仿真電路運(yùn)行后獲得的DDR3 —個(gè)I/O 口的瞬態(tài)電流的時(shí)域波形圖4是對(duì)圖2所示的DDR3接口電路模型的仿真電路運(yùn)行后獲得的DDR3 —個(gè)I/O 口的瞬態(tài)電流的頻域波形圖5是負(fù)載芯片DDR3的電源分配系統(tǒng)的阻抗曲線圖。
具體實(shí)施方式
現(xiàn)代集成電路工藝已進(jìn)入深亞微米階段，數(shù)字信號(hào)的上升/下降時(shí)間普遍為亞納秒量級(jí)，這使高速數(shù)字系統(tǒng)的設(shè)計(jì)面臨巨大挑戰(zhàn)。在高速PCB中，由于電源分配系統(tǒng)存在阻抗，在Λ I噪聲電流和瞬態(tài)負(fù)載電流通過的時(shí)候，就會(huì)產(chǎn)生Λ I噪聲電壓，進(jìn)而造成電源電壓的波動(dòng)。電源分配系統(tǒng)為了給負(fù)載芯片提供穩(wěn)定的電源，關(guān)鍵是要控制電源分配系統(tǒng)的目標(biāo)阻抗，一般來講芯片對(duì)電源電壓波動(dòng)的范圍是有一定要求的，為了滿足芯片對(duì)電源電壓波動(dòng)范圍的要求，通常采用如下公式來獲取電源分配系統(tǒng)的目標(biāo)阻抗
權(quán)利要求
1.一種電源分配系統(tǒng)目標(biāo)阻抗的獲取方法，其特征在于，包括 基于負(fù)載芯片的電學(xué)特性，獲取電源分配系統(tǒng)對(duì)所述負(fù)載芯片的時(shí)域翻轉(zhuǎn)電流； 將所述時(shí)域翻轉(zhuǎn)電流轉(zhuǎn)換為頻域翻轉(zhuǎn)電流； 獲得與所述頻域翻轉(zhuǎn)電流對(duì)應(yīng)的所述電源分配系統(tǒng)的目標(biāo)阻杭。
2.如權(quán)利要求1所述的電源分配系統(tǒng)目標(biāo)阻抗的獲取方法，其特征在于，所述基于負(fù)載芯片的電學(xué)特性，獲取電源分配系統(tǒng)的時(shí)域翻轉(zhuǎn)電流包括建立包含所述負(fù)載芯片的I/Oロ模型的仿真電路，向所述仿真電路輸入激勵(lì)信號(hào)，獲取電源分配系統(tǒng)的時(shí)域翻轉(zhuǎn)電流。
3.如權(quán)利要求2所述的電源分配系統(tǒng)目標(biāo)阻抗的獲取方法，其特征在于，所述負(fù)載芯片的I/O ロ模型為包含驅(qū)動(dòng)器及接收器的晶體管級(jí)接ロ電路模型。
4.如權(quán)利要求1所述的電源分配系統(tǒng)目標(biāo)阻抗的獲取方法，其特征在于，所述將所述時(shí)域翻轉(zhuǎn)電流轉(zhuǎn)換為頻域翻轉(zhuǎn)電流通過傅里葉變換實(shí)現(xiàn)。
5.如權(quán)利要求1所述的電源分配系統(tǒng)目標(biāo)阻抗的獲取方法，其特征在于，所述獲得與所述頻域翻轉(zhuǎn)電流對(duì)應(yīng)的所述電源分配系統(tǒng)的目標(biāo)阻抗通過如下公式獲得
6.一種電源分配系統(tǒng)的仿真方法，其特征在于，包括 采用權(quán)利要求1 5任一項(xiàng)所述的目標(biāo)阻抗的獲取方法獲取所述目標(biāo)阻抗； 設(shè)計(jì)所述電源分配系統(tǒng)的仿真模型，所述仿真模型中，去耦電容的數(shù)量與所述目標(biāo)阻抗相匹配。
7.如權(quán)利要求6所述的電源分配系統(tǒng)的仿真方法，其特征在于，采用下述步驟，獲取去耦電容的數(shù)量 基于所述電源分配系統(tǒng)的目標(biāo)阻抗和去耦電容的寄生電阻獲取不同頻段的去耦電容的數(shù)量M ； 基于所述電源分配系統(tǒng)的目標(biāo)阻抗、去耦電容的寄生電感和不同頻段的最高頻率獲取不同頻段的去耦電容的數(shù)量N ; 確定所述各個(gè)頻段的去耦電容的數(shù)量為max(M，N)，其中max代表取最大值。
8.如權(quán)利要求6或7所述的電源分配系統(tǒng)的仿真方法，其特征在于，所述電源分配系統(tǒng)為PCB電源分配系統(tǒng)和封裝電源分配系統(tǒng)。
9.一種電源分配系統(tǒng)的協(xié)同仿真方法，其特征在于，包括 采用權(quán)利要求6 8中任一項(xiàng)所述的電源分配系統(tǒng)的仿真方法獲得電源分配系統(tǒng)的仿真模型； 對(duì)所述電源分配系統(tǒng)的仿真模型與負(fù)載芯片內(nèi)半導(dǎo)體的電源分配系統(tǒng)的仿真模型之間進(jìn)行協(xié)同仿真。
10.如權(quán)利要求9所述的電源分配系統(tǒng)的協(xié)同仿真方法，其特征在于，所述對(duì)所述電源分配系統(tǒng)的仿真模型與負(fù)載芯片內(nèi)的半導(dǎo)體電源分配系統(tǒng)的仿真模型之間進(jìn)行協(xié)同仿真包括 基于所述電源分配系統(tǒng)的仿真模型的諧振頻點(diǎn)以及芯片翻轉(zhuǎn)碼型，對(duì)所述電源分配系統(tǒng)的 仿真模型與負(fù)載芯片內(nèi)半導(dǎo)體的電源分配系統(tǒng)的仿真模型之間進(jìn)行協(xié)同仿真。
全文摘要
一種電源分配系統(tǒng)目標(biāo)阻抗的獲取方法、電源分配系統(tǒng)的仿真方法以及電源分配系統(tǒng)的協(xié)同仿真方法。所述電源分配系統(tǒng)目標(biāo)阻抗的獲取方法包括基于負(fù)載芯片的電學(xué)特性，獲取電源分配系統(tǒng)對(duì)所述負(fù)載芯片的時(shí)域翻轉(zhuǎn)電流；將所述時(shí)域翻轉(zhuǎn)電流轉(zhuǎn)換為頻域翻轉(zhuǎn)電流；獲得與所述頻域翻轉(zhuǎn)電流對(duì)應(yīng)的所述電源分配系統(tǒng)的目標(biāo)阻抗。本發(fā)明的技術(shù)方案，得到了電源分配系統(tǒng)的準(zhǔn)確的目標(biāo)阻抗，防止了對(duì)電源分配系統(tǒng)的去耦電容的過設(shè)計(jì)，減小了電源分配系統(tǒng)的成本。
文檔編號(hào)G06F17/50GK103049586SQ201110309029
公開日2013年4月17日 申請(qǐng)日期2011年10月12日 優(yōu)先權(quán)日2011年10月12日
發(fā)明者高劍剛, 賈福楨, 胡晉, 金利峰, 劉耀, 李川, 王彥輝 申請(qǐng)人:無錫江南計(jì)算技術(shù)研究所