專利名稱：一種模擬i2c總線的裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型屬于電子產(chǎn)品功能自動(dòng)化測試領(lǐng)域，尤其涉及一種模擬I2C總線的裝置。
背景技術(shù)：
目前信息社會(huì)的發(fā)展，很大程度上取決于信息與信號(hào)處理技術(shù)的先進(jìn)性。隨著數(shù)字信號(hào)處理技術(shù)的出現(xiàn)，改變了信息與信號(hào)處理技術(shù)的整體面貌，而數(shù)據(jù)采集作為數(shù)字信號(hào)處理的必不可少的前期工作，在整個(gè)數(shù)字系統(tǒng)中起到關(guān)鍵性乃至決定性的作用，甚至其應(yīng)用已經(jīng)深入到信號(hào)處理的各個(gè)領(lǐng)域中。I2C(Inter-Integrated Circuit)總線是由PHILIPS公司開發(fā)的兩線式串行總線，用于連接微控制器及其外圍設(shè)備，是微電子通信控制領(lǐng)域廣泛采用的ー種總線標(biāo)準(zhǔn)。它是同步通信的ー種特殊形式，具有接ロ線少，控制方式簡單，器件封裝形式小，通信速率較聞等優(yōu)點(diǎn)。當(dāng)前電子產(chǎn)品功能測試系統(tǒng)中，如果需要用到I2C總線，總是需要采用獨(dú)立的I2C 適配器，這不僅需用額外的花費(fèi)，還需要額外的驅(qū)動(dòng)軟件并占用系統(tǒng)空間。

實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提供一種模擬I2C總線的裝置，g在解決當(dāng)前電子產(chǎn)品功能測試系統(tǒng)中，如果需要用到I2C總線，總是需要采用獨(dú)立的I2C適配器，不僅需用額外的花費(fèi)，還需要額外的驅(qū)動(dòng)軟件并占用系統(tǒng)空間的問題。本實(shí)用新型是這樣實(shí)現(xiàn)的，一種模擬I2C總線的裝置，該裝置包括PC機(jī)、數(shù)據(jù)采集卡，其特征在干，該裝置還包括I2C數(shù)據(jù)輸入輸出分離電路、至少ー個(gè)I2C器件；所述I2C數(shù)據(jù)輸入輸出分離電路的雙向數(shù)據(jù)端通過I2C總線連接所述I2C器件， 其數(shù)據(jù)輸入端和數(shù)據(jù)輸出端通過I2C總線連接所述數(shù)據(jù)采集卡的數(shù)字輸入輸出通道。進(jìn)ー步，所述I2C數(shù)據(jù)輸入輸出分離電路包括偏置電阻R1、偏置電阻R4、三極管 Q1、三極管Q2、上拉電阻R2、上拉電阻R3 ；I2C Data out端通過所述偏置電阻Rl與所述三極管Ql的基極相連接，所述三極管Ql的集電極通過所述上拉電阻R2與所述電源VCC相連接，所述三極管Ql的發(fā)射極與地相連接；I2C Data in端通過所述偏置電阻R4與所述三極管Q2的集電極相連接，12⑶ata 端與所述三極管Q2的集電極直接相連接，所述三極管Q2的基極與所述三極管Ql的集電極相連接，所述三極管Q2的集電極通過所述上拉電阻R3與所述電源VCC相連接，所述三極管 Q2的發(fā)射極與地相連接。進(jìn)ー步，所述I2C總線是由數(shù)據(jù)線SDA和時(shí)鐘線SCL構(gòu)成的串行總線。本實(shí)用新型通過電子產(chǎn)品自動(dòng)化測試系統(tǒng)中數(shù)據(jù)采集卡的數(shù)字輸入輸出通道模擬I2C的時(shí)序，產(chǎn)生虛擬的I2C總線，充分地使用了數(shù)據(jù)采集卡，節(jié)省I2C 了適配器費(fèi)用和空間，采用三個(gè)數(shù)據(jù)采集卡數(shù)字輸入輸出通道來模擬I2C總線，時(shí)鐘信號(hào)使用ー個(gè)數(shù)字輸出通道，數(shù)據(jù)信號(hào)使用ー個(gè)數(shù)字輸出通道和ー個(gè)數(shù)字輸入通道，并使用I2C數(shù)據(jù)輸入輸出分離電路來分離輸入和輸出信號(hào)，節(jié)省了配置測試系統(tǒng)時(shí)的I2C總線適配器，簡化了測試系統(tǒng)，同時(shí)I2C總線的速度可以根據(jù)需要通過軟件設(shè)置。

圖I是本實(shí)用新型實(shí)施例提供的模擬I2C總線的裝置的結(jié)構(gòu)框圖；圖2是本實(shí)用新型實(shí)施例提供的模擬I2C總線的裝置的I2C數(shù)據(jù)輸入輸出分離電路的電路圖；圖3是本實(shí)用新型實(shí)施例提供的模擬I2C總線的裝置的I2C總線的連接示意圖。
具體實(shí)施方式
為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，
以下結(jié)合附圖及實(shí)施例，對本實(shí)用新型進(jìn)行進(jìn)一歩詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。圖I示出了本實(shí)用新型實(shí)施例提供的模擬I2C總線的裝置的結(jié)構(gòu)。為了便于說明， 僅僅示出了與本實(shí)用新型實(shí)施例相關(guān)的部分。該裝置包括PC機(jī)12、數(shù)據(jù)采集卡13，I2C數(shù)據(jù)輸入輸出分離電路15、至少ー個(gè)I2C 器件16 ；12C數(shù)據(jù)輸入輸出分離電路15的雙向數(shù)據(jù)端通過I2C總線連接I2C器件16，其數(shù)據(jù)輸入端和數(shù)據(jù)輸出端通過I2C總線連接數(shù)據(jù)采集卡13的數(shù)字輸入輸出通道14。在本實(shí)用新型實(shí)施例中，I2C總線通過三個(gè)數(shù)據(jù)采集卡13數(shù)字輸入輸出通道14來模擬，時(shí)鐘信號(hào)使用ー個(gè)數(shù)字輸出通道，數(shù)據(jù)信號(hào)使用ー個(gè)數(shù)字輸出通道和ー個(gè)數(shù)字輸入通道，并使用I2C數(shù)據(jù)輸入輸出分離電路來分離輸入和輸出信號(hào)。作為本實(shí)用新型實(shí)施例的一優(yōu)選方案，如圖2所示，I2C數(shù)據(jù)輸入輸出分離電路包括偏置電阻R1、偏置電阻R4、三極管Q1、三極管Q2、上拉電阻R2、上拉電阻R3 ；I2C數(shù)據(jù)輸入輸出分離電路的具體連接為I2C Data out端通過偏置電阻Rl與三極管Ql的基極相連接，三極管Ql的集電極通過上拉電阻R2與電源VCC相連接，三極管Ql的發(fā)射極與地相連接；I2C Data in端通過偏置電阻R4與三極管Q2的集電極相連接，I2C Data端與三極管Q2的集電極直接相連接，三極管Q2的基極與三極管Ql的集電極相連接，三極管Q2的集電極通過上拉電阻R3與電源VCC相連接，三極管Q2的發(fā)射極與地相連接。圖2示出了本實(shí)用新型實(shí)施例提供的模擬I2C總線的裝置的I2C數(shù)據(jù)輸入輸出分離電路的電路圖，其工作原理如下當(dāng)I2C Data out端為高電位時(shí)，三極管Ql的基極端加上了偏置電流，使三極管Ql導(dǎo)通(即三極管Ql的集電極、發(fā)射極相當(dāng)于短路)，使得三極管 Q2的基極為低電位，三極管Q2截止(即三極管Q2的集電極、發(fā)射極相當(dāng)于開路)，三極管 Q2的集電極端懸空了，即高阻態(tài)，I2C Data out端、I2C Data端的電平為高電平。當(dāng)I2C Data out端為低電位時(shí)，三極管Ql的基極端沒有偏置電流，三極管Ql截止 (即三極管Ql的集電極、發(fā)射極相當(dāng)于開路)，三極管Ql的集電極的電壓就是VCC，使得三
4極管Q2導(dǎo)通(即三極管Q2的集電極、發(fā)射極相當(dāng)于短路)，三極管Q2的集電極直接接地， 即三極管Q2的集電極的電平為0，也就是I2C Data out端、I2C Data端的電平狀態(tài)為O。圖3示出了 I2C總線的連接圖，I2C總線是由數(shù)據(jù)線SDA和時(shí)鐘線SCL構(gòu)成的串行總線，可發(fā)送和接收數(shù)據(jù)。主機(jī)MCU與被控設(shè)備A、B、C之間，可進(jìn)行數(shù)據(jù)雙向傳送，最高傳送速率100kbps。各種被控設(shè)備均并聯(lián)在這條總線上，每個(gè)設(shè)備都有唯一的地址，在信息的傳輸過程中，I2C總線14上并接的每ー個(gè)被控設(shè)備既是發(fā)送器，又是接收器，各被控設(shè)備雖然掛在同一條總線上，卻彼此獨(dú)立。通信傳輸特性分析儀表設(shè)計(jì)中使用了多種不同功能的處理器，除ARM7處理器及 51系列單片機(jī)外，其他的處理器，如通信專用處理器DSP及PIC單片機(jī)沒有自帶的I2C接 ロ，則需要自編程實(shí)現(xiàn)模擬I2C總線協(xié)議。為了避免總線信號(hào)的混亂，要求各設(shè)備連接到總線的輸出端必須是開漏輸出或集電極開路輸出的結(jié)構(gòu)。在本實(shí)用新型實(shí)施例中，圖I示出的I2C數(shù)據(jù)輸入輸出分離電路，能夠避免總線信號(hào)混亂。本實(shí)用新型通過電子產(chǎn)品自動(dòng)化測試系統(tǒng)中數(shù)據(jù)采集卡13的數(shù)字輸入輸出通道 14模擬I2C的時(shí)序，產(chǎn)生虛擬的I2C總線，充分地使用了數(shù)據(jù)采集卡13，節(jié)省I2C 了適配器費(fèi)用和空間，采用三個(gè)數(shù)據(jù)采集卡13的數(shù)字輸入輸出通道14來模擬I2C總線，時(shí)鐘信號(hào)使用ー個(gè)數(shù)字輸出通道，數(shù)據(jù)信號(hào)使用ー個(gè)數(shù)字輸出通道和ー個(gè)數(shù)字輸入通道，并使用 I2C數(shù)據(jù)輸入輸出分離電路來分離輸入和輸出信號(hào)，節(jié)省了配置測試系統(tǒng)時(shí)的I2C總線適配器，簡化了測試系統(tǒng)，同時(shí)I2C總線的速度可以根據(jù)需要通過軟件設(shè)置。以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種模擬I2C總線的裝置，包括PC機(jī)、數(shù)據(jù)采集卡，其特征在于，該裝置還包括I2C 數(shù)據(jù)輸入輸出分離電路、至少ー個(gè)I2C器件；所述I2C數(shù)據(jù)輸入輸出分離電路的雙向數(shù)據(jù)端通過I2C總線連接所述I2C器件，其數(shù)據(jù)輸入端和數(shù)據(jù)輸出端通過I2C總線連接所述數(shù)據(jù)采集卡的數(shù)字輸入輸出通道。
2.如權(quán)利要求I所述的裝置，其特征在于，所述I2C數(shù)據(jù)輸入輸出分離電路包括偏置電阻R1、偏置電阻R4、三極管Q1、三極管Q2、上拉電阻R2、上拉電阻R3 ；I2C Data out端通過所述偏置電阻Rl與所述三極管Ql的基極相連接，所述三極管Ql 的集電極通過所述上拉電阻R2與所述電源VCC相連接，所述三極管Ql的發(fā)射極與地相連接；I2C Data in端通過所述偏置電阻R4與所述三極管Q2的集電極相連接，12⑶ata端與所述三極管Q2的集電極直接相連接，所述三極管Q2的基極與所述三極管Ql的集電極相連接，所述三極管Q2的集電極通過所述上拉電阻R3與所述電源VCC相連接，所述三極管Q2 的發(fā)射極與地相連接。
3.如權(quán)利要求I所述的裝置，其特征在于，所述I2C總線是由數(shù)據(jù)線SDA和時(shí)鐘線SCL 構(gòu)成的串行總線。
專利摘要本實(shí)用新型適用于電子產(chǎn)品功能自動(dòng)化測試領(lǐng)域，一種模擬I2C總線的裝置，包括PC機(jī)、數(shù)據(jù)采集卡，該裝置還包括I2C數(shù)據(jù)輸入輸出分離電路、至少一個(gè)I2C器件；所述I2C數(shù)據(jù)輸入輸出分離電路的雙向數(shù)據(jù)端通過I2C總線連接所述I2C器件，其數(shù)據(jù)輸入端和數(shù)據(jù)輸出端通過I2C總線連接所述數(shù)據(jù)采集卡的數(shù)字輸入輸出通道。本實(shí)用新型通過電子產(chǎn)品自動(dòng)化測試系統(tǒng)中數(shù)據(jù)采集卡的數(shù)字輸入輸出通道模擬I2C的時(shí)序，產(chǎn)生虛擬的I2C總線，充分地使用了數(shù)據(jù)采集卡，節(jié)省了I2C適配器費(fèi)用和空間，并使用I2C數(shù)據(jù)輸入輸出分離電路來分離輸入和輸出信號(hào)，節(jié)省了配置測試系統(tǒng)時(shí)的I2C總線適配器，簡化了測試系統(tǒng)，同時(shí)I2C總線的速度可以根據(jù)需要通過軟件設(shè)置。
文檔編號(hào)G06F11/267GK202351858SQ20112040615
公開日2012年7月25日 申請日期2011年10月24日 優(yōu)先權(quán)日2011年10月24日
發(fā)明者李明 申請人:天弘(蘇州)科技有限公司