技術(shù)總結(jié)
本發(fā)明公開了一種基于FPGA的信號(hào)處理卡系統(tǒng)，其特征在于：包括FPGA1、FPGA2和FPGA3，F(xiàn)PGA1和FPGA2的型號(hào)均為XC7VX690T?2FFG1927I，F(xiàn)PGA3的型號(hào)為XC6SLX100?2FG484I，F(xiàn)PGA1和FPGA2之間通過4組獨(dú)立的GTH?x4連接，每條lane的線速可達(dá)3.125Gbps，F(xiàn)PGA1和FPGA3之間通過至少20對(duì)LVDS并行連接，F(xiàn)PGA2和FPGA3之間通過至少20對(duì)LVDS并行連接，F(xiàn)PGA3可對(duì)FPGA1和FPGA2進(jìn)行啟動(dòng)配置和在線加載，F(xiàn)PGA1還與一個(gè)FMC接口連接，所述FMC接口的LA/HA/HB信號(hào)均以LVDS差分對(duì)連接至FPGA1，每對(duì)LVDS差分鏈路數(shù)據(jù)率可達(dá)1.25Gbps，F(xiàn)PGA1、FPGA2、FPGA3、FMC的JTAG串成菊花鏈形式，以避免總線競爭和阻塞，以保障本發(fā)明處理數(shù)據(jù)的高速率。本發(fā)明以三個(gè)FPGA構(gòu)成核心部件，進(jìn)行數(shù)據(jù)信號(hào)的處理，使本發(fā)明穩(wěn)定性好，容量大，數(shù)據(jù)傳輸及處理速度快，功耗較小，且通用性好。

技術(shù)研發(fā)人員：肖紅;賴?yán)と?周祿清;馬健濤
受保護(hù)的技術(shù)使用者：四川賽狄信息技術(shù)有限公司
文檔號(hào)碼：201610683230
技術(shù)研發(fā)日：2016.08.18
技術(shù)公布日：2016.12.21