專利名稱：無接觸區(qū)形成于存儲(chǔ)單元區(qū)的分柵快閃存儲(chǔ)單元陣列結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非揮發(fā)性存儲(chǔ)元件，特別是指一種無接觸區(qū)形成于存儲(chǔ)單元區(qū)的分柵快閃存儲(chǔ)單元陣列結(jié)構(gòu)。
傳統(tǒng)分柵快閃存儲(chǔ)器元件，陳述如下參考

圖1，首先，在一半導(dǎo)體晶圓(例如硅晶圓)2的上表面以一耦合氧化層5(厚約7.0-1.0nm，典型值約8.5nm)覆蓋半導(dǎo)體晶圓的上表面的一部份(亦即浮置柵極區(qū))。一厚的浮置柵極10(厚約80-150nm，典型值約120nm)建構(gòu)在耦合氧化層5之上。在浮置柵極10的上表面以熱氧化法長一氧化區(qū)20，氧化區(qū)20的中央厚約150nm，但兩邊則很薄，這樣的結(jié)果將使得浮置柵極10的上表面呈現(xiàn)出兩終端向上尖的結(jié)構(gòu)。另一氧化層30是用熱氧化的方法覆蓋于半導(dǎo)體晶圓2的上表面(厚度約為15-25nm)，覆蓋漏極區(qū)40，并延伸至浮置柵極10的側(cè)邊；并且也在浮置柵極10側(cè)邊形成復(fù)晶硅氧化層30(厚約28nm)，控制柵極區(qū)45則是另一次沉積的復(fù)晶硅層?？刂茤艠O區(qū)45是一致性的(conformity)覆蓋于氧化層30上方，厚度約為150-250nm。圖1所示的源極區(qū)，先將預(yù)定為漏極的區(qū)域的一側(cè)以光阻覆蓋布植雜質(zhì)后再以高溫?zé)崽幚淼姆绞竭M(jìn)行向晶圓內(nèi)部及浮置柵極區(qū)10擴(kuò)散以形成源極區(qū)40。另一次離子布植全面性進(jìn)行而在浮置柵極區(qū)10的另一側(cè)邊晶圓內(nèi)而形成漏極區(qū)50。
典型NOR快閃存儲(chǔ)單元如上述，源極區(qū)由相鄰的存儲(chǔ)單元所共用。此外，兩個(gè)存儲(chǔ)單元的漏極區(qū)則分別形成接觸區(qū)。有鑒于現(xiàn)今存儲(chǔ)單元制造趨勢朝高密度發(fā)展，如何提高單位面積的存儲(chǔ)單元是所有業(yè)界所認(rèn)同的目標(biāo)。因此本發(fā)明將朝此一方向提供一新的布局方式，以進(jìn)一步節(jié)省存儲(chǔ)單元所需要的面積。
為達(dá)成上述目的，本發(fā)明提供了以下兩種技術(shù)方案一種無接觸區(qū)形成于存儲(chǔ)單元區(qū)的分柵快閃存儲(chǔ)單元陣列結(jié)構(gòu)，形成于半導(dǎo)體基板之上，其至少包含復(fù)數(shù)列快閃存儲(chǔ)單元，每列快閃存儲(chǔ)單元共用一控制柵極線并以復(fù)數(shù)個(gè)隔離區(qū)塊分隔該每列快閃存儲(chǔ)單元的每一快閃存儲(chǔ)單元；復(fù)數(shù)縱行擴(kuò)散區(qū)形成于該隔離區(qū)塊之間的半導(dǎo)體基板內(nèi)，且與上述每列快閃存儲(chǔ)單元的控制柵極線相會(huì)；因此，經(jīng)由指定列的控制柵極及指定行擴(kuò)散區(qū)可分別指定一存儲(chǔ)單元，以進(jìn)行對該被指定的存儲(chǔ)單元程序化，或讀取資料。
其中該結(jié)構(gòu)還包含形成通道于上述的每列控制柵極線下方兩相鄰浮置柵極之間的半導(dǎo)體基板內(nèi)。上述的每一存儲(chǔ)單元的程序化，經(jīng)由通過該存儲(chǔ)單元的控制柵極線加一正電壓，且通過該存儲(chǔ)單元的浮置柵極下的擴(kuò)散區(qū)亦施加一正電壓，該存儲(chǔ)單元相鄰的擴(kuò)散區(qū)接地而達(dá)成。
上述的每一存儲(chǔ)單元的讀取，經(jīng)由通過該存儲(chǔ)單元的控制柵極線加一正電壓，且通過該存儲(chǔ)單元的浮置柵極下的擴(kuò)散區(qū)亦施加一正電壓，該存儲(chǔ)單元相鄰的擴(kuò)散區(qū)接地而達(dá)成。
上述的每一存儲(chǔ)單元的資料抹除，經(jīng)由通過該存儲(chǔ)單元的控制柵極線加一正電壓而達(dá)成，因此，一次將抹除一列的存儲(chǔ)單元內(nèi)的資料。
另一種技術(shù)方案為一種無接觸區(qū)形成于存儲(chǔ)單元區(qū)的分柵快閃存儲(chǔ)單元陣列結(jié)構(gòu)，形成于半導(dǎo)體基板之上，其至少包含復(fù)數(shù)個(gè)隔離區(qū)塊，以陣列排列方式形成于該半導(dǎo)體基板上；復(fù)數(shù)個(gè)快閃存儲(chǔ)單元，每一該快閃存儲(chǔ)單元包含浮置柵極，以陣列排列方式形成于該半導(dǎo)體基板上，且位于該復(fù)數(shù)個(gè)隔離區(qū)塊以外的主動(dòng)區(qū)上，而構(gòu)成復(fù)數(shù)列快閃存儲(chǔ)單元，每列快閃存儲(chǔ)單元共用一控制柵極線；復(fù)數(shù)縱行擴(kuò)散區(qū)形成于該隔離區(qū)塊縱行之間的半導(dǎo)體基板內(nèi)，且與上述每列快閃存儲(chǔ)單元的控制柵極線相會(huì)；因此，經(jīng)由指定列的控制柵極及指定行擴(kuò)散區(qū)可分別指定一存儲(chǔ)單元，以進(jìn)行對該被指定的存儲(chǔ)單元程序化，或讀取資料。
其該結(jié)構(gòu)還包含形成通道于上述的每列控制柵極線下方兩相鄰浮置柵極之間的半導(dǎo)體基板內(nèi)。上述的每一存儲(chǔ)單元的程序化，經(jīng)由通過該存儲(chǔ)單元的控制柵極線加一正電壓，且通過該存儲(chǔ)單元的浮置柵極下的擴(kuò)散區(qū)亦施加一正電壓，該存儲(chǔ)單元相鄰的擴(kuò)散區(qū)接地而達(dá)成。
上述的每一存儲(chǔ)單元的讀取，經(jīng)由通過該存儲(chǔ)單元的控制柵極線加一正電壓，且通過該存儲(chǔ)單元的浮置柵極下的擴(kuò)散區(qū)亦施加一正電壓，該存儲(chǔ)單元相鄰的擴(kuò)散區(qū)接地而達(dá)成。
上述的每一存儲(chǔ)單元的資料抹除，經(jīng)由通過該存儲(chǔ)單元的控制柵極線加一正電壓而達(dá)成，因此，一次將抹除一列的存儲(chǔ)單元內(nèi)的資料。
不過若欲進(jìn)行資料采除則必須一次一列的存儲(chǔ)單元同時(shí)進(jìn)行。
本發(fā)明具有如下的優(yōu)點(diǎn)
1、每列存儲(chǔ)單元共用一控制柵極線字線，存儲(chǔ)單元區(qū)域內(nèi)每個(gè)存儲(chǔ)單元不需另外形成接觸，因此，可以縮減單位存儲(chǔ)單元所需的硅平面面積。
2、資料抹除的速率可以更快。
3、由于控制柵極只需定義控制柵極線，因此，可減少控制柵極對浮置柵極疊對誤差的問題。
圖2顯示本發(fā)明的快閃存儲(chǔ)單元正向結(jié)構(gòu)的示意圖；包含浮置柵極110，柵極氧化層105、氧化區(qū)塊120、及控制柵極145與浮置柵極110之間的復(fù)晶硅間氧化層130一如圖1所示的傳統(tǒng)分柵快閃存儲(chǔ)單元結(jié)構(gòu)。不過，本發(fā)明的快閃存儲(chǔ)單元控制柵極145則與習(xí)知技術(shù)不同，每一橫列的存儲(chǔ)單元的控制柵極是一相連接的復(fù)晶硅層，而且僅有排列于存儲(chǔ)單元區(qū)以外的區(qū)域，再形成一接觸區(qū)而承擔(dān)。此外，傳統(tǒng)分柵快閃存儲(chǔ)單元耦合至浮置柵極145下方的源極區(qū)，在本發(fā)明中則位于左右隔離區(qū)I之間的擴(kuò)散區(qū)140取代，同時(shí)擴(kuò)散區(qū)并串接縱行的存儲(chǔ)單元，而成位元線。此外，請注意每列存儲(chǔ)單元的左右浮置柵極F之間除了擴(kuò)散區(qū)140外尚有通道啟始電壓調(diào)整的通道區(qū)142(也是圖3的CH)，請同時(shí)參考圖3的布局示意圖。
圖3布局圖中包含以隔離區(qū)域I以外的主動(dòng)區(qū)、橫向數(shù)列控制柵極線CG形成于主動(dòng)區(qū)上，控制柵極線CG覆蓋于浮置柵極F上，并且控制柵極及浮置柵極更包含部分邊緣覆蓋于隔離區(qū)域I上，擴(kuò)散區(qū)D則位于左右隔離區(qū)I之間的縱行的半導(dǎo)體基板內(nèi)，經(jīng)由退火處理，而使得擴(kuò)散區(qū)D深入浮置柵極F下方，以增加耦合比。
圖4至圖7所示為達(dá)成圖2的快閃存儲(chǔ)單元結(jié)構(gòu)的形成方法。請先參考圖4，在隔離區(qū)I以傳統(tǒng)方法形成于半導(dǎo)體基板100后，接著，全面以高溫?zé)嵫趸瞥绦纬珊窦s7.0-10.0nm，典型值約8.5nm的柵極氧化層105(或稱耦合氧化層)，一第一復(fù)晶硅區(qū)110(厚約80-150nm，典型值約120nm)建構(gòu)在耦合氧化層105之上。接著，再沉積厚約150至200nm-氮化硅層112在第一復(fù)晶硅區(qū)110的上表面。隨后以微影制程形成光阻圖案(未圖示)在氮化硅層上，光阻圖案具有復(fù)數(shù)個(gè)開口，以定義浮置柵極區(qū)114的位置。接著，再以蝕刻技術(shù)形成開回于氮化硅層114中。
請參考圖5，接著，再以高溫?zé)嵫趸瞥桃缘鑸D案層114為罩幕，長一氧化區(qū)120，氧化區(qū)120的中央厚約150nm，但兩邊則很薄，這樣的結(jié)果將使得第一復(fù)晶硅110的上表面呈現(xiàn)出兩終端向上尖的結(jié)構(gòu)。隨后，氮化硅層以熱磷酸鹽溶液去除。
請參考圖6，接著，以氧化區(qū)120為罩幕，施以蝕刻制程，以留下復(fù)晶硅層110區(qū)塊于終止層復(fù)晶硅氧化層30再沉積一層薄的高溫氧化層，例如HTO是覆蓋于半導(dǎo)體晶圓100的上表面(厚度約為15-25nm)，及所有浮置柵極110側(cè)壁及氧化區(qū)120上。隨后，如圖所示，再施以離子布植植入導(dǎo)電性雜質(zhì)于半導(dǎo)體基板，以調(diào)整通道142的啟始電壓。不過本步驟也可以省略。緊接著，再形成一光阻圖案(未圖示)以做為擴(kuò)散區(qū)離子布植的罩幕層，光阻圖案的開口，是如圖3所示布局圖中的左右隔離區(qū)I之間的區(qū)域D。隨后，施以離子布植，植入n+導(dǎo)電性雜質(zhì)。在去除光阻圖案后，另一高溫的熱處理制程，接著實(shí)施，以使擴(kuò)散區(qū)140內(nèi)的雜質(zhì)向半導(dǎo)體晶圓內(nèi)擴(kuò)散，以形成一接面，并向浮置柵極區(qū)110下的半導(dǎo)體晶圓100擴(kuò)散以增加耦合比。
接著，請參考圖7所示的橫截面示意圖，以化學(xué)氣相沉積法將第二復(fù)晶硅層145，一致性的(conformity)覆蓋于復(fù)晶硅層間氧化層130的上方，厚度約為150-250nm。
最后，形成光阻圖案(未圖示)定義控制柵極線，再以氧化層130為蝕刻終止層，以HBr/Cl2/O2等離子蝕刻去除裸露的復(fù)晶硅層145。以形成控制柵極(字線)，蝕刻后的結(jié)構(gòu)為如圖2所示的橫截面示意圖，及圖3的布局示意圖所指的區(qū)域。
依據(jù)圖2及圖3，本發(fā)明的存儲(chǔ)單元陣列為無控制柵極接觸，與傳統(tǒng)的NOR型快閃存儲(chǔ)單元有很大的不同，因此，以下將說明其操作原理。首先請參考圖3。依據(jù)本發(fā)明的設(shè)計(jì)，當(dāng)欲對存儲(chǔ)單元乙程序化中(programming)時(shí)，則通過存儲(chǔ)單元乙的控制柵極就連接至一高電壓，以使這一控制柵極ON，接著使存儲(chǔ)單元乙的擴(kuò)散區(qū)也連接至高電壓，其余相鄰各存儲(chǔ)單元甲、丙的擴(kuò)散區(qū)均接地。讀取乙存儲(chǔ)單元的狀態(tài)時(shí)，乙存儲(chǔ)單元的控制柵極線施加一約比無電荷在浮置柵極內(nèi)時(shí)的啟始電壓稍大的電壓，以使乙存儲(chǔ)單元ON，同樣乙存儲(chǔ)單元的擴(kuò)散區(qū)連接一正電壓并且鄰近存儲(chǔ)單元甲、丙的擴(kuò)散區(qū)(接地)，當(dāng)乙存儲(chǔ)單元的浮置柵極內(nèi)有電荷時(shí)，啟始電壓大于加以控制柵極的電壓，因此，就讀不到電流。反之乙存儲(chǔ)單元的浮置柵極無電荷時(shí)，就可讀到電流。資料抹除時(shí)，指定列的控制柵極整條加大電壓即可使該被指定列的浮置柵極自氧化區(qū)的尖端電場而移出電荷。本發(fā)明讀取狀態(tài)仍然可以很容易分辨。
以上所述實(shí)施例僅為說明本發(fā)明的技術(shù)思想及特點(diǎn)，其目的在使熟習(xí)此項(xiàng)技藝的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實(shí)施，當(dāng)不能以其限定本發(fā)明的專利范圍，即大凡依本發(fā)明所揭示的精神所作的均等變化或修飾，仍應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍內(nèi)。
權(quán)利要求
1.一種無接觸區(qū)形成于存儲(chǔ)單元區(qū)的分柵快閃存儲(chǔ)單元陣列結(jié)構(gòu)，形成于半導(dǎo)體基板之上，其特征是該結(jié)構(gòu)至少包含復(fù)數(shù)列快閃存儲(chǔ)單元，每列快閃存儲(chǔ)單元共用一控制柵極線并以復(fù)數(shù)個(gè)隔離區(qū)塊分隔該每列快閃存儲(chǔ)單元的每一快閃存儲(chǔ)單元；復(fù)數(shù)縱行擴(kuò)散區(qū)形成于該隔離區(qū)塊之間的半導(dǎo)體基板內(nèi)，且與上述每列快閃存儲(chǔ)單元的控制柵極線相會(huì)；及因此，經(jīng)由指定列的控制柵極及指定行擴(kuò)散區(qū)可分別指定一存儲(chǔ)單元，以進(jìn)行對該被指定的存儲(chǔ)單元程序化，或讀取資料。
2.如權(quán)利要求1所述的無接觸區(qū)形成于存儲(chǔ)單元區(qū)的分柵快閃存儲(chǔ)單元陣列結(jié)構(gòu)，其特征是還包含形成通道于上述的每列控制柵極線下方兩相鄰浮置柵極之間的半導(dǎo)體基板內(nèi)。
3.如權(quán)利要求1所述的無接觸區(qū)形成于存儲(chǔ)單元區(qū)的分柵快閃存儲(chǔ)單元陣列結(jié)構(gòu)，其特征是上述的每一存儲(chǔ)單元的程序化，經(jīng)由通過該存儲(chǔ)單元的控制柵極線加一正電壓，且通過該存儲(chǔ)單元的浮置柵極下的擴(kuò)散區(qū)亦施加一正電壓，該存儲(chǔ)單元相鄰的擴(kuò)散區(qū)接地而達(dá)成。
4.如權(quán)利要求1所述的無接觸區(qū)形成于存儲(chǔ)單元區(qū)的分柵快閃存儲(chǔ)單元陣列結(jié)構(gòu)，其特征是上述的每一存儲(chǔ)單元的讀取，經(jīng)由通過該存儲(chǔ)單元的控制柵極線加一正電壓，且通過該存儲(chǔ)單元的浮置柵極下的擴(kuò)散區(qū)亦施加一正電壓，該存儲(chǔ)單元相鄰的擴(kuò)散區(qū)接地而達(dá)成。
5.如權(quán)利要求1所述的無接觸區(qū)形成于存儲(chǔ)單元區(qū)的分柵快閃存儲(chǔ)單元陣列結(jié)構(gòu)，其特征是上述的每一存儲(chǔ)單元的資料抹除，經(jīng)由通過該存儲(chǔ)單元的控制柵極線加一正電壓而達(dá)成，因此，一次將抹除一列的存儲(chǔ)單元內(nèi)的資料。
6.一種無接觸區(qū)形成于存儲(chǔ)單元區(qū)的分柵快閃存儲(chǔ)單元陣列結(jié)構(gòu)，形成于半導(dǎo)體基板之上，其特征是該結(jié)構(gòu)至少包含復(fù)數(shù)個(gè)隔離區(qū)塊，以陣列排列方式形成于該半導(dǎo)體基板上；復(fù)數(shù)個(gè)快閃存儲(chǔ)單元，每一該快閃存儲(chǔ)單元包含浮置柵極，以陣列排列方式形成于該半導(dǎo)體基板上，且位于該復(fù)數(shù)個(gè)隔離區(qū)塊以外的主動(dòng)區(qū)上，而構(gòu)成復(fù)數(shù)列快閃存儲(chǔ)單元，每列快閃存儲(chǔ)單元共用一控制柵極線；復(fù)數(shù)縱行擴(kuò)散區(qū)形成于該隔離區(qū)塊縱行之間的半導(dǎo)體基板內(nèi)，且與上述每列快閃存儲(chǔ)單元的控制柵極線相會(huì)；及因此，經(jīng)由指定列的控制柵極及指定行擴(kuò)散區(qū)可分別指定一存儲(chǔ)單元，以進(jìn)行對該被指定的存儲(chǔ)單元程序化，或讀取資料。
7.如權(quán)利要求6所述的無接觸區(qū)形成于存儲(chǔ)單元區(qū)的分柵快閃存儲(chǔ)單元陣列結(jié)構(gòu)，其特征是還包含形成通道于上述的每列控制柵極線下方兩相鄰浮置柵極之間的半導(dǎo)體基板內(nèi)。
8.如權(quán)利要求6所述的無接觸區(qū)形成于存儲(chǔ)單元區(qū)的分柵快閃存儲(chǔ)單元陣列結(jié)構(gòu)，其特征是上述的每一存儲(chǔ)單元的程序化，經(jīng)由通過該存儲(chǔ)單元的控制柵極線加一正電壓，且通過該存儲(chǔ)單元的浮置柵極下的擴(kuò)散區(qū)亦施加一正電壓，該存儲(chǔ)單元相鄰的擴(kuò)散區(qū)接地而達(dá)成。
9.如權(quán)利要求6所述的無接觸區(qū)形成于存儲(chǔ)單元區(qū)的分柵快閃存儲(chǔ)單元陣列結(jié)構(gòu)，其特征是上述的每一存儲(chǔ)單元的讀取，經(jīng)由通過該存儲(chǔ)單元的控制柵極線加一正電壓，且通過該存儲(chǔ)單元的浮置柵極下的擴(kuò)散區(qū)亦施加一正電壓，該存儲(chǔ)單元相鄰的擴(kuò)散區(qū)接地而達(dá)成。
10.如權(quán)利要求6所述的無接觸區(qū)形成于存儲(chǔ)單元區(qū)的分柵快閃存儲(chǔ)單元陣列結(jié)構(gòu)，其特征是上述的每一存儲(chǔ)單元的資料抹除，經(jīng)由通過該存儲(chǔ)單元的控制柵極線加一正電壓而達(dá)成，因此，一次將抹除一列的存儲(chǔ)單元內(nèi)的資料。
全文摘要
一種無接觸區(qū)形成于存儲(chǔ)單元區(qū)的分柵快閃存儲(chǔ)單元陣列結(jié)構(gòu)，形成于半導(dǎo)體基板之上，其至少包含復(fù)數(shù)個(gè)隔離區(qū)塊，以陣列排列方式形成于該半導(dǎo)體基板上；復(fù)數(shù)個(gè)快閃存儲(chǔ)單元，每一該快閃存儲(chǔ)單元包含浮置柵極，以陣列排列方式形成于該半導(dǎo)體基板上，且位于該復(fù)數(shù)個(gè)隔離區(qū)塊以外的主動(dòng)區(qū)上，而構(gòu)成復(fù)數(shù)列快閃存儲(chǔ)單元，每列快閃存儲(chǔ)單元共用一控制柵極線；復(fù)數(shù)縱行擴(kuò)散區(qū)形成于該隔離區(qū)塊縱行之間的半導(dǎo)體基板內(nèi)，且與上述每列快閃存儲(chǔ)單元的控制柵極線相會(huì)；因此，經(jīng)由指定列的控制柵極及指定行擴(kuò)散區(qū)可分別指定一存儲(chǔ)單元，以進(jìn)行對該被指定的存儲(chǔ)單元程序化，或讀取資料；上述存儲(chǔ)單元的接觸形成于存儲(chǔ)單元區(qū)以外的半導(dǎo)體基板內(nèi)。
文檔編號H01L27/10GK1450645SQ0210586
公開日2003年10月22日 申請日期2002年4月11日 優(yōu)先權(quán)日2002年4月11日
發(fā)明者林建煒, 卓靜玟, 何大椿 申請人:臺(tái)灣積體電路制造股份有限公司