專利名稱：Bcd碼轉(zhuǎn)李氏制約競(jìng)爭(zhēng)計(jì)數(shù)編碼的碼制轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及碼制轉(zhuǎn)換電路，特別是一種BCD碼轉(zhuǎn)李氏制約競(jìng)爭(zhēng)計(jì)數(shù)編碼的碼制轉(zhuǎn)換電路。
背景技術(shù)：
目前，BCD碼廣泛應(yīng)用于數(shù)字電路領(lǐng)域，然而BCD碼經(jīng)常會(huì)有多位數(shù)據(jù)同時(shí)發(fā)生變化，容易造成競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象，特別是在組合邏輯電路中尤為明顯，這就限制了數(shù)字電路的最高工作頻率，成為性能提高的瓶頸。而李氏編碼同格雷碼一樣，相鄰編碼間每次只有一位數(shù)據(jù)發(fā)生變化，從而從根本上消除了電路的競(jìng)爭(zhēng)冒險(xiǎn)現(xiàn)象，配合表I所示。與格雷碼不同的是，李氏編碼具有特征序列 B0
=0111_llll和Bl
=0001_1100，通過這兩個(gè)特征序列可以很容易地產(chǎn)生李氏編碼，因而它比格雷碼具有更高的應(yīng)用價(jià)值。表I
權(quán)利要求
1.一種BCD碼轉(zhuǎn)李氏制約競(jìng)爭(zhēng)計(jì)數(shù)編碼的碼制轉(zhuǎn)換電路，其特征在于包括輸入寄存器、譯碼邏輯電路和輸出寄存器；所述輸入寄存器的輸入端用于輸入待轉(zhuǎn)換的BCD碼，并經(jīng)同步時(shí)鐘信號(hào)同步后輸入譯碼邏輯電路；所述譯碼邏輯電路將前述經(jīng)同步的BCD碼進(jìn)行譯碼后送入輸出寄存器；所述輸出寄存器還連接有同步時(shí)鐘信號(hào)，并在其控制下輸出4位李氏編碼；所述輸出寄存器還連接有能夠使電路復(fù)位的復(fù)位信號(hào)。
全文摘要
本發(fā)明公開了一種BCD碼轉(zhuǎn)李氏制約競(jìng)爭(zhēng)計(jì)數(shù)編碼的碼制轉(zhuǎn)換電路，包括輸入寄存器，譯碼邏輯電路和輸出寄存器，其中輸入寄存器的輸入端用于輸入待轉(zhuǎn)換的BCD碼，并經(jīng)同步時(shí)鐘信號(hào)同步后輸入譯碼邏輯電路；譯碼邏輯電路將前述經(jīng)同步的BCD碼進(jìn)行譯碼后送入輸出寄存器；輸出寄存器還連接有同步時(shí)鐘信號(hào)，并在其控制下輸出4位李氏編碼；所述輸出寄存器還連接有能夠使電路復(fù)位的復(fù)位信號(hào)。本發(fā)明所設(shè)計(jì)的BCD碼轉(zhuǎn)李氏制約競(jìng)爭(zhēng)計(jì)數(shù)編碼的碼制轉(zhuǎn)換電路能夠?qū)崿F(xiàn)復(fù)位控制，并且把輸入的BCD碼快速、準(zhǔn)確地轉(zhuǎn)換為李氏編碼。
文檔編號(hào)H03M7/00GK102594358SQ20121008453
公開日2012年7月18日 申請(qǐng)日期2012年3月28日 優(yōu)先權(quán)日2012年3月28日
發(fā)明者王剛, 程志勇 申請(qǐng)人:東南大學(xué)