基于超高速模數(shù)轉(zhuǎn)換的多波束信號交織數(shù)字下變頻方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種基于超高速模數(shù)轉(zhuǎn)換(ADC)的多波束信號交織數(shù)字下變頻方法，屬于微波信號測量技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]近年隨著高速采樣器件的發(fā)展，射頻頻段直接采樣成為可能。目前數(shù)字接收機的發(fā)展趨勢是將數(shù)模轉(zhuǎn)換器ADC(A/D Converter)盡量靠近天線，以便在其后的處理中盡量數(shù)字化，這就要求A/D要有很高的轉(zhuǎn)換率，并且其后的數(shù)字處理器件與電路結(jié)構(gòu)必須遵循高效、有效、快速的原則。
[0003]數(shù)字下變頻(DDC)是A/D采樣后首先要完成的處理工作，這也是系統(tǒng)中數(shù)字處理難度最大且運算量最大的部分。國內(nèi)外目前研究的常用的數(shù)字下變頻方法有:數(shù)字插值法(DFPD)，數(shù)字混頻低通濾波器法(DTro)，基于坐標旋轉(zhuǎn)數(shù)字計算方法(CORDIC)下變頻，和基于多相濾波器的數(shù)字下變頻。由于數(shù)字信號處理器，如FPGA的最高工作速率為300MHz，難以滿足串行高采樣率的要求，因此基于多相濾波器的數(shù)字下變頻成為了重要的研究方向。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是為解決傳統(tǒng)數(shù)字下變頻中A/D輸出速率與下變頻工作速率之間的匹配和運算效率低等問題，提出了一種基于超高速模數(shù)轉(zhuǎn)換(ADC)的多波束信號交織數(shù)字下變頻方法，通過高速芯片的信號交織采樣技術(shù)，利用并行DDS結(jié)構(gòu)和多相濾波器結(jié)構(gòu)實現(xiàn)高速數(shù)據(jù)的數(shù)字信號下變頻，將射頻GHz (最高可達8GHz)頻段的載頻信號搬移到基帶。
[0005]本發(fā)明是通過以下技術(shù)方案實現(xiàn)的。
[0006]—種基于超高速模數(shù)轉(zhuǎn)換(ADC)的多波束信號交織數(shù)字下變頻方法，包括如下步驟:
[0007]步驟一、信源發(fā)出載波頻段為GHz的射頻信號，進入超高速模數(shù)轉(zhuǎn)換芯片(ADC)，超高速ADC的最高處理速率能達到GHz頻段；
[0008]步驟二、模數(shù)轉(zhuǎn)換芯片內(nèi)η個通道對射頻信號進行交織采樣，總采樣速率小于超高速ADC的最高處理速度，令fsanplA超高速ADC的總采樣速率，則交織的每一通道信號次采樣速率為fsanipiyn，再根據(jù)帶通采樣定理將采樣得到的η路射頻GHz頻段信號分別搬移到低頻段；最終形成并行交織的η路輸出信號，以相同的采樣速率通過η個通道并行輸入至FPGA ；
[0009]所述交織采樣的具體方法為:令ADC的輸入信號元素為A1, A2, A3…。則η路交織米樣后ADC的第一路輸出信號為串行信號L1，其中1^包含元素A A1+n，A1+a/..，第二路輸出信號為L2，其中匕包含元素A2，A2+n，A2+2n…，以此類推。此時原本相同時間內(nèi)，交織采樣后任一路ADC輸出的信號元素個數(shù)為原本ADC輸入信號元素個數(shù)的l/η倍，故最終得到η路并行的，采樣速率為原本信號的l/η倍的信號。其中，A1+n為ADC輸入信號的第1+n個信號元素。
[0010]步驟三、FPGA接收步驟二并行交織的η路信號，并利用ISE編程軟件中自帶的ISERDES處理模塊將并行交織的η路信號中的每一路信號分別進行系數(shù)為m的串行轉(zhuǎn)并行操作。則最終得到并行的n*m路數(shù)據(jù)，每一路信號的采樣速率為fsanpiy (n*m)。
[0011]所述串行轉(zhuǎn)并行操作具體為:以η路信號中的第一路FPGA輸入信號為例，令第一路FPGA輸入為串行信號L1,則系數(shù)為m的串行轉(zhuǎn)并行操作后，將第一路FPGA輸入的串行信號轉(zhuǎn)換成了 m路并行信號，m路并行信號中的第一路信號為L1 i，其信號元素為A1, A1+_，a1+?_…，第二路信號Sl1 2，其信號元素為41+^1+?+_41+?+2_?...，以此類推。此時原本相同時間內(nèi)，系數(shù)為m的串行轉(zhuǎn)并行操作后任一路輸出的信號元素個數(shù)為第一路FPGA輸入信號元素個數(shù)的Ι/m倍，故最終得到L1 i?L i ?共m路采樣速率為第一路FPGA輸入信號Ι/m的信號。其中A1+_表不ADC輸入信號的第l+n*m個元素。
[0012]步驟四、對步驟三得到的n*m路數(shù)據(jù)依次和DDS產(chǎn)生的n*m路正弦信號進行相乘，完成并行混頻操作。若令步驟二中的得到的η路并行交織信號依次為則步驟三中串并轉(zhuǎn)換后的每一路信號為L1廣L丨m，L2 L 2 m，L3 L3 m…。其中，信號L1丨的元素為A1, Α?+ηΦηι，^l+2*n*m ，
信號L1 2的元素為A
l+n? ^l+n+n*m? ^l+n+2*n*m
;以此類推?；祛l過程疋將 n*m 路f曰可技 L1 L2 !j L3 廣.Ln ir L1 2，L2 2，L3 2...Ln 2,…，L1 m，L2 m，L3 m...Ln !^的順序與DDS產(chǎn)生的n*m路正弦信號依次相乘，將數(shù)據(jù)搬移到基帶，得到n*m路并行交織的混頻信號，此時的處理速率為fsaBpiy(n*m);
[0013]步驟五、將步驟四得到的n*m路信號按照L1 ,,L2 ,,L3 r"Ln ^L1 2,L2 2,L3 2-Ln 2,…，L1 ?，L2 ?，L3 n-Ln ?的順序依次通過n*m相的多相濾波器的n*m個子濾波器，將n*m個子濾波器的輸出數(shù)據(jù)相加，最終得到I路數(shù)據(jù)，實現(xiàn)在并行低速的處理速率下完成高速率數(shù)據(jù)的抽取濾波，濾除混頻過程中產(chǎn)生的二倍頻，最終得到處理速率為fsanpiy (n*m)的I路信號；
[0014]經(jīng)過上述五個步驟即完成了基于超高速模數(shù)轉(zhuǎn)換(ADC)的多波束信號交織數(shù)字下變頻方法，使用多相濾波器結(jié)構(gòu)實現(xiàn)高速數(shù)據(jù)的數(shù)字下變頻。
[0015]有益效果
[0016]本發(fā)明方法利用了高速芯片的信號交織處理技術(shù)和多相濾波器的獨有的并行結(jié)構(gòu)特性，在保持實時高采樣率，如GHz頻段的情況下將混頻和濾波都在低數(shù)據(jù)處理速率的一端進行。高速模數(shù)轉(zhuǎn)換芯片的信號交織實現(xiàn)了射頻信號的采集和模數(shù)轉(zhuǎn)換，并且通過串并轉(zhuǎn)換的處理，用空間的代價換取時間上的快速處理。根據(jù)多相濾波器的并行結(jié)構(gòu)，高效的實現(xiàn)了濾波功能，且滿足了高速數(shù)字下變頻需要的高速實時處理速度。在傳統(tǒng)的先混頻、低通濾波后抽取的數(shù)字下變頻模式中，抽取過程中有大部分混頻和低通濾波后的數(shù)據(jù)都沒有被利用，系統(tǒng)運算效率低，而多相濾波器先抽取后濾波則節(jié)省了大量的運算資源，提高了運算效率。
【附圖說明】
[0017]圖1是本發(fā)明下高速變頻總流程圖；
[0018]圖2是本發(fā)明FPGA處理將高速數(shù)據(jù)串并轉(zhuǎn)換框圖；
[0019]圖3是本發(fā)明混頻和多相濾波器流程圖；
【具體實施方式】
[0020]下面結(jié)合附圖和實施例對本發(fā)明做進一步說明和詳細描述。
[0021]圖1是高速數(shù)字下變頻(DDC)方法的總流程圖，由圖1可見，從信源發(fā)出的射頻模擬信號進入ADC模數(shù)轉(zhuǎn)換芯片，依據(jù)芯片性能得到η路并行交織的數(shù)字信號，同時進行帶通采樣將高載波頻率的信號搬移到較低頻段，η路信號分別用FPGA內(nèi)部ISERDES核進行串并轉(zhuǎn)換的操作，最終得到n*m路并行交織的信號。對信號進行混頻將射頻數(shù)據(jù)搬移到基帶，然后采用多相濾波器濾除二倍頻。
[0022]圖2是本發(fā)明FPGA處理將高速數(shù)據(jù)串并轉(zhuǎn)換框圖。由圖2可見，ADC模數(shù)轉(zhuǎn)換芯片將任I路采樣率為的串行模擬數(shù)據(jù)轉(zhuǎn)為η路采樣率為的并行交織的數(shù)字信號，其中。η路信號分別用FPGA內(nèi)的ISERDES核進行串并轉(zhuǎn)換的操作，從一路的串行信號轉(zhuǎn)換為并行的m路的?目號。最終可得到n*m路并行交織的彳目號，令fsampleS超尚速ADC的總米樣速率，每一路?目號的米樣速率為f^anple/ (η*Π?)。
[0023]圖3是本發(fā)明提出的混頻和多相濾波的流程圖。由圖3可見，輸入端為n*m路并行交織的信號，每一路信號的處理速度為，F(xiàn)PGA的工作時鐘也為。將n*m路并行數(shù)據(jù)進行n*m路并行的混頻操作，將頻譜搬移到基帶，同時會產(chǎn)生二倍頻。將混頻后的數(shù)據(jù)經(jīng)過n*m相的多相濾波器濾除二倍頻。將混頻后的結(jié)果按順序與多相濾波器結(jié)構(gòu)中的n*m個子濾波器卷積后進行流水線型相加，最終得到I路的基帶信號，此時已完成了射頻信號的